[发明专利]单边存取器件及其制造方法

说明书

技术领域

本发明涉及一种动态随机存取存储器(DRAM)的单边存取器件(single-sided access device)，特别是关在一种单边多指电极(single-sided multi-finger gate)鳍状场效应晶体管(FinFET)或者单边栅极鳍状场效应晶体管，其具备较佳的器件控制能力及存取驱动电流。本发明同时提出其制造方法。

背景技术

如本领域技术的一般技术人员所知，动态随机存取存储器(简称DRAM)是一种随机存取内存装置，其将数字信息储存在存储电路的个别电容中。通常，DRAM存储单元由一电容与一晶体管所构成，并以阵列形式排列，其中，作为切换器件的晶体管，包含一栅极以及一位在所述栅极下方的硅沟道区域，且所述硅沟道区域介在源极与漏极之间。

目前，已有垂直双栅鳍状场效应晶体管被运用在下世代4F2DRAM存储单元的架构中(F表示最小的光刻临界尺寸)。然而，其困难在在如何制造出可用在DRAM的高密度垂直双栅鳍状场效应晶体管的阵列，同时又能够保持器件的运作效能。举例来说，目前DRAM制造瓶颈与挑战在在微缩记忆单元面积时，字线间距，亦即相邻两字线之间的空间，也跟着微缩，对在高速操作DRAM应用，字线越来越接近的结果，可能会有信号干扰耦合效应的问题。此外，目前发展出的鳍状场效应晶体管存取器件，其栅极电流亦嫌不足，因而限制了其器件效能。

由此可知，所属的技术领域仍迫切需要一种改良的鳍状场效应晶体管结构及其制造方法，其具有高栅极电流及器件效能，同时可避免上述背景技术的不足与缺点。

发明内容

为达上述目的，本发明提供一种单边存取器件，包含有一有源鳍状结构，其包含一源极接触区与一漏极接触区，彼此由一绝缘区域所隔开；一第一沟渠绝缘结构，设在所述有源鳍状结构的一侧，且所述第一沟渠绝缘结构与所述绝缘区域交叉；一侧壁栅极，设在与所述第一沟渠绝缘结构相对的所述有源鳍状结构的另一侧，且位在所述绝缘区域之下，所述第一沟渠绝缘结构与所述侧壁栅极将所述有源鳍状结构夹在中间，其中所述侧壁栅极具有多个指状电极，啮合所述有源鳍状结构；以及一栅极介电层，设在所述侧壁栅极与所述有源鳍状结构之间。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附图式，作详细说明如下。然而如下的优选实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。

附图说明

图1A至图1C分别表示在完成第一次沟渠绝缘(STI)工艺后的半导体基底的不同面向，其中，图1A为半导体基底的顶视图，并绘示出直线型的沟渠绝缘区域以及介在沟渠绝缘区域之间的直线型的有源区域，图1B为图1A沿着横断线II-II’所作的横断面示意图，以及图1C为图1A沿着横断线I-I’所作的横断面示意图；

图2A至图2C分别表示在完成多晶硅牺牲层的沉积后以及第二次沟渠绝缘工艺后的半导体基底的不同面向，其中，图2A为半导体基底的顶视图，图2B为图2A沿着横断线II-II’所作的横断面示意图，以及图2C为图2A沿着横断线I-I’所作的横断面示意图；

图3A至图3C分别表示在完成沟渠绝缘以及氮化硅化学机械抛光后的半导体基底的不同面向，其中，图3A为半导体基底的顶视图，图3B为图3A沿着横断线II-II’所作的横断面示意图，以及图3C为图3A沿着横断线I-I’所作的横断面示意图；

图4A至图4C分别表示在去除牺牲层后的半导体基底的不同面向，其中，图4A为半导体基底的顶视图，图4B为图4A沿着横断线II-II’所作的横断面示意图，以及图4C为图4A沿着横断线I-I’所作的横断面示意图；

图5A至图5C分别表示在完成氮化硅侧壁子(spacer)后的半导体基底的不同面向，其中，图5A为半导体基底的顶视图，图5B为图5A沿着横断线II-II’所作的横断面示意图，以及图5C为图5A沿着横断线I-I’所作的横断面示意图；

图6A至图6C分别表示在完成绝缘沟渠及硅氧层回蚀(pullback)工艺后的半导体基底的不同面向，其中，图6A为半导体基底的顶视图，图6B为图6A沿着横断线II-II’所作的横断面示意图，以及图6C为图6A沿着横断线I-I’所作的横断面示意图；

图7A至图7C分别表示在完成栅极介电层及侧壁栅极后的半导体基底的不同面向，其中，图7A为半导体基底的顶视图，图7B为图7A沿着横断线II-II’所作的横断面示意图，以及图7C为图7A沿着切线I-I’所作的横断面示意图；