[发明专利]半导体结构及其制作工艺

说明书

技术领域

本发明涉及一种半导体结构及其制作工艺，且特别是涉及一种半导体结构及其制作工艺，其形成一金属氧化层，具有一带隙沿着垂直基底表面的方向改变。

背景技术

在现有半导体产业中，多晶硅广泛地应用于半导体元件如金氧半导体(metal-oxide-semiconductor，MOS)晶体管中，作为标准的栅极填充材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boron penetration)效应导致元件效能降低，及其难以避免的空乏效应(depletion effect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝试以新的栅极填充材料，例如利用功函数(work function)金属来取代传统的多晶硅栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。一般而言，高介电常数(High-K)栅极介电层由单一材料形成，而具有单一的介电常数；意即，单一的带隙（能隙）。

发明内容

本发明的目的在于提供一种半导体结构及其制作工艺，其形成一金属氧化层，而此金属氧化层的带隙沿着垂直基底表面的方向改变，且此金属氧化层的带隙的分布可由制作工艺的通入成分调整。

为达上述目的，本发明提供一种半导体结构，包含有一堆叠的金属氧化层位于一基底上，其中堆叠的金属氧化层由上至下包含一第一金属氧化层、一第二金属氧化层以及一第三金属氧化层，且第二金属氧化层的带隙小于第一金属氧化层以及第三金属氧化层的带隙。

本发明提供一种半导体结构，包含有一金属氧化层位于一基底上，其中金属氧化层的带隙沿着垂直基底表面的方向改变。

本发明提供一种半导体制作工艺，包含有下述步骤。进行一原子层沉积（Atomic Layer Deposition,ALD）制作工艺，依序通入不同前驱物形成一第一金属氧化层、一第二金属氧化层以及一第三金属氧化层于一基底上，以形成一堆叠的金属氧化层，其中第二金属氧化层的带隙小于第一金属氧化层以及第三金属氧化层的带隙。

本发明提供一种半导体制作工艺，包含有下述步骤。进行一原子层沉积（Atomic Layer Deposition,ALD）制作工艺，同时通入两种以上的前驱物形成一金属氧化层位于一基底上，其中金属氧化层的带隙沿着垂直基底表面的方向改变。

基于上述，本发明提出一种半导体结构及其制作工艺，其形成一金属氧化层，而此金属氧化层的带隙沿着垂直基底表面的方向改变。更进一步而言，此金属氧化层可为一堆叠的金属氧化层，由进行一依序通入不同前驱物的原子层沉积（Atomic Layer Deposition,ALD）制作工艺所形成，其由上而下包含一第一金属氧化层、一第二金属氧化层以及一第三金属氧化层，其中第二金属氧化层的带隙小于第一金属氧化层以及第三金属氧化层的带隙；或者，此金属氧化层可由进行一同时通入两种以上的前驱物的原子层沉积（Atomic Layer Deposition,ALD）制作工艺所形成，以使此金属氧化层的带隙沿着垂直基底表面的方向改变。如此一来，此金属氧化层可增加其所形成的元件的可靠度，并防止漏电。

附图说明

图1-图6为本发明一第一实施例的半导体制作工艺的剖面示意图；

图7-图10为本发明一第二实施例的半导体制作工艺的剖面示意图；

图11A及图11B分别为本发明第一实施例及第二实施例的金属氧化层的介电常数对于距基底的距离的曲线图。

主要元件符号说明

10：绝缘结构

110、210：基底

120：缓冲层

120’、220：图案化的缓冲层

130：堆叠的金属氧化层

130’：图案化的堆叠的金属氧化层

132：第一金属氧化层

134：第二金属氧化层

136：第三金属氧化层

140、240：阻障层

140’：图案化的阻障层

150、250：图案化的牺牲电极层

160、260：间隙壁

170、270：源/漏极区

180、280：层间介电层

192、292：功函数金属层

194、294：低电阻率材料

230：金属氧化层

C：中心线

d：方向