[发明专利]一种验证高级微控制器总线接口的装置

说明书

技术领域

本发明涉及系统芯片技术领域，具体涉及系统芯片的验证技术。本发明涉及一种验证高级微控制器总线接口的装置。

背景技术

随着领先的系统芯片（SoC，System on Chip）设计中都包含了更复杂的各种协议，用于验证的知识产权（VIP，Verification Intellectual Property）已经成为验证环境的一个重要组成部分，并使工程师能够在紧张的项目进度中达到覆盖率目标。VIP提供各种芯片上和芯片外的功能模型，如PCI Express、USB、MIPI、HDMI和以太网等。验证工程师使用这些模型在流片前来测试所有的SoC接口，使他们能够验证一个接口是否符合所公布的标准。

电子设计自动化（EDA）软件工具厂商推出的SystemVerilog验证方法学（VMM）被很多电子公司采用，用于开发先进验证环境。使用SystemVerilog创建采用覆盖主导、随机约束、基于断言验证技术的综合验证环境，同时为可互用验证组件指定了建库数据块。VMM方法学得到全球数百家SoC和硅IP验证团队的采用，加速开发基于SystemVerilog的功能强大的验证环境，并有助于以较少时间和努力达到可测量的功能覆盖率目标。

主流芯片设计越来越需要使用可广泛重用IP的基于SoC的设计技术。这增加了设计的复杂性，给工程师提出更大的验证挑战，需要采用强大的新验证技术和方法。采用了VMM方法学的标准，它极大提高了芯片验证过程的质量和生产率。

随着芯片规模越来越大、设计复杂度越来越高，芯片设计中的验证成为设计师的挑战。运用VMM方法学的SystemVerilog可以有效地帮助芯片设计工程师解决验证挑战。

近来有软件工具厂商推出基于SystemVerilog语言，带有原生的UVM、VMM和OVM支持不同于其他商用化的VIP，该VIP完全采用SystemVerilog语言编写，在一个采用了另一种不同语言的原始实现周围，也无须任何的封装或者方法学扩展。Discovery VIP采用了原生地支持通用验证方法学（UVM，Universal Verification Methodology）、验证方法学手册（VMM，Verification Methodology Manual）和开放式验证方法学（OVM，Open Verification Methodology）的架构，而不需要方法学级别的互操作性封装、或者在外层之下的翻译及重新映射。针对AMBA3.0之前的标准，有相关的商用VIP，但是大都建立在相关的验证方法学（或仿真工作）之上，没有单纯的基于System Verilog语言的VIP。

为了响应对更高性能和功率效率的需求，现在看到行业中广泛而快速地采用AMBA 4AXI4^TM和ACE^TM协议，以支持可持续不断的、多样化的以及多处理器SoC芯片，AMBA 4.0的标准推出后，没有成熟的VIP验证AXI4和ACE的总线接口，因此，需要开发了一套AMBA VIP，兼容AMBA4.0以下全部标准，与验证方法学无关，与仿真工具无关，基于system verilog语言，可以集成到任何AMBA体系的SoC验证环境中。

发明内容

本发明提供一种验证高级微控制器总线接口的装置，适用于任何基于AMBA的系统级或模块级的验证，可提高整个芯片的设计验证效率。

本发明提供的一种验证高级微控制器总线接口的装置，包括：

参数生成单元，用于根据约束条件产生随机传输包（random transaction），该传输包中包含下述参数中至少之一：数据、地址、读写类型、突发长度，并发送所述随机传输包给传输单元；

传输单元（Transactor），用于所述随机传输包transaction的内容，生成出不同的命令，并发送给驱动单元Driver；

驱动单元，用于将所述不同命令转化成接口（interface）上的信号，通过相应的标准接口interface发送到验证对象（DUT）；

检测单元，用于监测所述验证对象DUT总线的行为，并实时检查所述总线的协议的正确性；

功能覆盖率统计单元，用于接收所述传输单元和/或检测单元发送的传输包transaction，根据其内容进行总线行为的覆盖率统计，包括访问类型、地址空间、数据空间、突发类型中至少之一。