[发明专利]基于延迟的双轨预充逻辑输入转换器

说明书

技术领域

本发明涉及集成电路技术领域，特别是涉及一种基于延迟的双轨预充逻辑输入转换器。

背景技术

随着信息技术的大力发展，信息的安全性越来越重要，相应地出现了各种保密设备，如广泛使用的智能卡。它使用在移动电话、付费电视、计算机访问控制、身份卡、信用卡、电子商务等应用中。旁道攻击是基于旁道信息的攻击，它利用密码分析技术，使用保密设备所泄漏的信息来恢复正在使用的密钥。旁道攻击类型有很多种，其中最常见、威胁最大的攻击方式之一差分能量分析(Differential PowerAnalysis，DPA)受到越来越多的关注。DPA的理论基础是：在加密过程中要消耗能量，而消耗的能量随处理的数据不同会有微小的变化。根据这种变化确定处理的数据是0还是1，进而有可能猜出加密算法中所使用的密钥。

针对差分能量分析，国内外有大量的学者进行着相关的研究工作。其中一个有效的手段就是从集成电路底层设计出发，让芯片在处理不同数据时，所消耗的能量都基本一样。基于这个思想，有很多电路结构被提出来。双轨预充逻辑电路有两个互补对称的输出，无论处理数据1还是0，总有一个输出节点放电，以此达到能量消耗与处理数据无关的目的。但是由于工艺或者电路结构的原因，其对称的输出节点电容总有差别，使得处理1和0时，放电电量有差别，使得能量消耗不能很好地保持一致。针对双轨预充逻辑的这个缺点，在文献[1](Marco Bucci，Luca Giancane，RaimondoLuzzi，etal.，“Delay-BasedDual-Rail Precharge Logic”，IEEE Transactions on Very Large ScaleIntegration(VLSI)Systems，July 2011，Volume 19，Issue 7，pp.1147-1153)中提出了基于延迟的双轨预充逻辑。其思想就是让两个互补的输出节点在每个时钟周期，不管处理数据是1还是0，都要进行一次充电和放电。这样每个周期的能量消耗就能保持几乎完全一致。

基于延迟的双轨预充逻辑电路提出了新的输入输出信号的格式标准，所以在与互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)电路互连时，就需要相应的信号格式转换器，即输入输出的接口电路。在文献[1]中，给出了相应的输入输出转换器的具体电路结构。

图1给出了基于延迟的双轨预充逻辑(Delay-based Dual-railPrecharge Logic，DDPL)的与非门结构。该电路逻辑与普通双轨动态电路逻辑相比，电路结构完全一样，其特殊性在于其输入输出信号不同于普通CMOS动态电路的输入输出信号。在图2中给出了DDPL的逻辑1和逻辑0的波形。可以看到，在预充阶段(时钟高电平期间)，逻辑1和逻辑0都处于高电平，在求值阶段，时钟低电平一到，逻辑1会马上下跳到0，而逻辑0需要等待一小段延迟Δ后才会下降到0。这样，设置逻辑1和0之后，在每个时钟周期，电路输出节点都会进行一次充电和放电，这样每个周期不管处理的数据是什么，消耗的总的功耗是一定的，进而可以有效地防御DPA的攻击。具体以图1中与非门为例，预充阶段，输出节点Y和都被预充到高电平，求值时，在延迟Δ期间，根据数据不同而区分出输出节点，在Δ之后，由于输入信号A、B、都会变为0，从而输出节点都会下拉到0。图3给出了输入信号A和B都为逻辑1时，该电路的工作波形。

所以，DDPL电路可以有效地抵御DPA的攻击，在参考文献[1]中，也具体分析了其处理不同数据时的功耗数据。由于DDPL的逻辑1和逻辑0不同于CMOS电路，所以在与CMOS电路进行兼容时，就必须有对应的结构电路(包括输入接口和输出接口)。在文献[1]中也给出了这两种接口电路的具体结构，分别为输入结构CMOS-to-DDPL转换器和输出结构DDPL-to-CMOS转换器。

输入接口CMOS-to-DDPL转换器的作用是将CMOS输入信号转换成DDPL中的逻辑信号。图4给出了输入转换器需要实现的逻辑功能。输入为CMOS逻辑信号A和输出为DDPL逻辑信号Y和如果A为1，则Y在时钟低电平到来后，马上下拉到0，如果A为0，则Y在时钟低电平到来后，经过一段延迟时间Δ后，下拉到0。