[发明专利]半导体器件

说明书

相关申请的交叉引用

包括说明书、附图和摘要的、于2011年5月31日提交的日本专利申请No.2011-122140的公开内容通过引用而合并于本文中。

技术领域

本发明涉及半导体器件。

背景技术

在许多情况下，在模拟电路中将某些恒定输入电压的高值或低值与其他电压进行比较。在执行这种比较判断时通常使用差分对(即，参见RAZAVI Behzad，“Design of Analog CMOS Integrated Circuits”，Chapter 4，Oct.2003)。

当电压输入到差分对中进行比较时，构成差分对的MOS晶体管中的失配造成输入偏移电压。

这种输入偏移电压的特性取决于构成差分对的MOS晶体管的工作区域是强反型区还是弱反型区。强反型区是使得MOS晶体管以高消耗电流高速工作的区域，而弱反型区是使得MOS晶体管以低消耗电流低速工作的区域。

发明内容

另外，存在以下需要：希望通过改变利用高消耗电流的高速工作和利用低消耗电流的低速工作的方式来使用模拟电路。为了满足这一需要，传统上，通过在单一微计算机中安装用于利用高消耗电流高速工作的差分对和利用低消耗电流低速工作的差分对，或者通过在其中安装能够在弱反型区和强反型区这两个区域中工作的较大晶体管，来使电路能够支持该需求。结果，电路需要用于差分对的较大布局面积。

因此，本发明的一个目的在于提供一种半导体器件，其被配置成能够使其差分对工作在利用高消耗电流的高速状态和利用低消耗电流的低速状态的两个状态中，而无需扩大布局面积。

根据本发明的一个方面，一种半导体器件，包括：差分对晶体管；以及拖尾电流源，用于供给可切换的拖尾电流，使得在所述差分对晶体管中流动的电流量可以在至少两个水平之间改变；所述差分对晶体管中的每个都具有σ(ΔI/gm)值随着所述差分对晶体管中流动的电流的减少而单调减少的特性，其中，σ表示标准偏差，ΔI表示所述差分对晶体管中电流量的差值，且gm表示所述差分对晶体管的跨导。

根据本发明的这一方面，可以使半导体器件在无需扩大布局面积的情况下工作在两个状态中：一个是以高消耗电流高速工作的状态，一个是以低消耗电流低速工作的状态。

附图说明

图1是示出差分对晶体管的示例的示意图；

图2A和图2B中的每个是图示出电流关于栅极电压的变化的示意图，其中图2A示出其沟道边缘比沟道中心部分具有更低势垒的晶体管的情形，其中电流Ie在沟道边缘流动而电流Ic在沟道中心部分流动，图2B示出Ie和Ic的组合，图2C示出其沟道边缘比沟道中心部分具有更高势垒的晶体管的情形，其中没有出现驼峰特性；

图3A和图3B中的每个是图示具有驼峰特性的晶体管的σ(ΔI/gm)的变化的示意图，其中图3A是温度在25℃时的变化，而图3B是当温度在-40℃时的变化；

图4A和图4B中的每个是图示不具有驼峰特性的晶体管的σ(ΔI/gm)的变化的示意图，其中图4A是温度在25℃时的变化，而图4B是温度在-40℃时的变化；

图5是示出本发明实施例的半导体器件的配置的示意图；

图6是示出第一实施例的差分电路的配置的示意图；

图7是示出第一实施例的第一改型的差分电路的配置的示意图；

图8是示出第二实施例的差分电路的配置的示意图；

图9A、图9B、图9C和图9D是用于解释NMOS晶体管NR1和NR2的布局结构的示意图，其中，图9A是NMOS晶体管NR1和NR2的平面图，图9B是示出在图9A中去除栅极的情况的示意图，图9C是图9A中的a-b截面图，图9D是图9A中的c-d截面图；

图10是NMOS晶体管NR1和NR2的布局平面图；以及

图11A和图11B中的每个是示出路径中的电势的示意图，其中图11A是通过图10的布局平面图中的线A-A’示出且从源极S向漏极D延伸的路径，图11B是通过图10的布局平面图中的线B-B’示出且从源极向漏极延伸的路径。

具体实施方式

首先，将解释构成图1所示的差分对的晶体管的失配特性。

首先，将示出下面引用的文献。