[发明专利]正高压电荷泵

说明书

技术领域

本发明涉及集成电路技术领域，特别是涉及一种正高压电荷泵。

背景技术

电荷泵电路作为EEPROM/Flash存储器的基本模块之一，很大程度上决定了EEPROM/Flash的初始编程/擦除/读取速度。随着集成电路制造工艺的进步、对低功耗的追求，集成电路的电源电压不断下降。另一方面，在Flash存储器中，单元的编程/擦除操作所需高电压有所下降，但远远慢于电源电压的下降速度。这样使得在集成电路的不断发展过程中电荷泵电路逐步显现出其重要的作用和地位。在EEPROM/Flash存储器的设计中，对各种高性能电荷泵的研究逐渐成为当前集成电路研究的热点之一。

电荷泵也称为开关电容式电压变换器，是一种利用所谓的“快速”(flying)或“泵送”电容(而非电感或变压器)来储能的DC-DC(直流-直流变换器)。它们能使输入电压升高或降低，也可以用于产生负电压电荷泵，其利用内部的场效应晶体管(Field Effect Transistor，FET)开关阵列以一定的方式控制电容上电荷的传输，通常以时钟信号控制电荷泵中电容的充放电，从而使输入电压以一定的方式升高(或降低)，以达到所需要的输出电压。

最早的理想CMOS电荷泵模型是J.Dickson在1976年提出的，其基本思想是利用二极管接法的MOS管限制电荷的单向流动，并通过电容对电荷的积累效应而产生高压，当时这种电路是为了提供可擦写EPROM所需要的电压。后来J.Witters、Toru Tranzawa等人对J.Dickson的电荷泵模型进行改进，提出了比较精确的理论模型，并通过实验加以证实提出了一系列理论公式。随着集成电路的不断发展，按照按比例缩小原则，电源电压不断下降，而在一些电路应用中，所需电压不能按照工艺的缩小而下降，这样电荷泵在集成电路中的应用越来越广泛了。

在标准的集成电路工艺中，NMOS均制作在同一衬底之上，这样使得在NMOS作为开关的电荷泵中存在严重的衬底偏置效应。PMOS作为开关，其衬底可以单独引出，不存在衬底偏置效应，能够很好地克服NMOS作为开关时的衬底偏置效应，显著地减小电压传输过程中由于开关引起的电压损失。

图1为四级Dickson正高压电荷泵电路原理图。图中符号T表示输入电压源，符号表示NMOS管，其中CK1和CK2为两相不交叠的时钟信号。

图2为PMOS作为开关的四级Dickson正高压电荷泵电路原理图，符号表示PMOS管。

时钟的摆幅、MOS管的阈值和寄生电容等因素决定了每一级电荷泵电压所能抬升(或降低)的电压最大幅值。MOS管阈值的存在和升高直接影响到电荷泵每一级泵送的电荷量，从而最终影响输出电压的上升速度和最高可输出电压。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：在PMOS为开关的电荷泵中，如何缩小电压上升时间，提高电压上升速度。

(二)技术方案

为了解决上述技术问题，本发明提供一种正高压电荷泵，包括多级串联的电荷泵电路，以及一级输出电路，所述输出电路的输入端与最后一级所述电荷泵电路的输出端连接；

其中，每一级所述电荷泵电路包括一个NMOS管、两个PMOS管和一个电容器，所述电容器的一端、第一PMOS管的漏极和衬底，以及第二PMOS管的源极和衬底相连在一起，并作为本级电荷泵电路的输出端，第二PMOS管的漏极、NMOS管的漏极和第一PMOS管栅极相连在一起；所述NMOS管的栅极与控制信号相连，所述电容器的另一端与时钟信号相连，所述NMOS管的源极、衬底接地，第一PMOS管的源极与第二PMOS管的栅极相连，作为本级电荷泵电路的输入端，与输入电压或上一级电荷泵电路的输出端相连。

所述输出电路为所述电荷泵电路去除电容器之后形成的电路。

优选地，所述电荷泵电路有四级，第一级、第三级电荷泵电路中的电容的另一端与第一时钟信号CK1连接，第二级和第四级电荷泵电路中的电容的另一端与第二时钟信号CK2连接，第一级、第三级电荷泵电路以及所述输出电路中的NMOS管的栅极与第一控制信号CTL1连接，第二级、第四级电荷泵电路中的NMOS管的栅极与第二控制信号CTL2连接，第一时钟信号CK1与第二时钟信号CK2两相不交叠。

优选地，第一控制信号CTL1依据第一时钟信号CK1产生，第二控制信号CTL2依据第二时钟信号CK2产生。