[发明专利]用于半导体器件的封装方法和结构

说明书

相关申请的交叉参考

本申请涉及以下未决且属于同一受让人的专利申请：于2011年7月7日提交的标题为“Connecting Function Chips to a Package to form Package-on-Package”的第13/178,161号，其全部内容结合于此作为参考。

技术领域

本发明涉及半导体领域，更具体地，涉及用于半导体器件的封装方法和结构。

背景技术

作为实例，在诸如个人计算机、蜂窝电话、数码相机和其他电子设备的各种电子应用中使用半导体器件。半导体工业通过连续减小最小部件的尺寸来连续改进各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这使得更多的部件被集成到给定面积中。在一些应用中，这些更小的电子部件还要求更小的封装，其与过去的封装相比利用更小的面积。

用于半导体的一些较小类型的封装包括方扁形封装(QFP)、插针网格阵列(PGA)、球栅阵列(BGA)、倒装芯片(FC)、三维集成电路(3DIC)、晶片级封装(WLP)、迹线上接合(BOT，bond-on-trace)封装以及封装层叠(PoP)结构。然而，这些封装技术要求具有高成本和大形状因数的有机衬底。

本领域需要的是用于半导体器件的改进封装结构和方法。

发明内容

为解决上述问题，本发明提供了一种封装半导体器件，包括：再分布层(RDL)，RDL包括第一表面和与第一表面相对的第二表面；至少一个集成电路，连接至RDL的第一表面；多个金属凸块，连接至RDL的第二表面；以及模塑料，设置在至少一个集成电路和RDL的第一表面的上方。

其中，至少一个集成电路包括具有形成在其中的多个衬底通孔(TSV)的衬底，其中，至少一个集成电路包括至少一个第一集成电路，还包括设置在至少一个第一集成电路的至少一部分的上方的至少一个第二集成电路，至少一个第二集成电路的多个部分电连接至至少一个第一集成电路的多个部分，电连接至RDL，或者既电连接至至少一个第一集成电路又电连接至RDL。

其中，至少一个集成电路包括至少一个第一集成电路，还包括至少设置在RDL上方的至少一个第二集成电路，至少一个第二集成电路通过设置在RDL与至少一个第二集成电路之间的模塑料中的多个连接电连接至RDL。

其中，至少一个第二集成电路被设置在至少一个第一集成电路的至少一部分的上方。

此外，还提供了一种用于半导体器件的封装件，包括：再分布层(RDL)，RDL包括至少一个层间电介质(ILD)和至少一个金属化层，至少一个金属化层形成在至少一个ILD中，RDL具有第一表面和与第一表面相对的第二表面，其中，在RDL的第一表面上设置多个迹线，以及其中，多个接合焊盘被设置在RDL的第二表面上，多个接合焊盘通过至少一个金属化层中的配线分别电连接至多个迹线。

该封装件还包括：多个焊料块，分别连接至多个接合焊盘；以及模塑料，设置在多个焊料块之间的RDL的第二表面的上方。

其中，沿着x-y轴设置多个迹线，RDL还包括沿着z轴设置的多个z轴连接件件，z轴基本上垂直于x-y轴。

其中，多个z轴连接件件包括连接至封装件的集成电路的引线接合件、金属柱、焊球、金属立柱凸块堆叠件、或衬底通孔。

其中，RDL的至少一个金属化层包括至少一个第一金属化层，其中，封装件还包括设置在多个z轴连接件和RDL上方的至少一个第二金属化层。

其中，至少一个第二金属化层包括连接至多个z轴连接件的多个接触焊盘。

此外，还提供了一种封装半导体器件的方法，方法包括：提供载体晶片；在载体晶片的上方形成再分布层(RDL)，RDL包括至少一个层间电介质(ILD)和至少一个金属化层，至少一个金属化层形成在至少一个ILD中，RDL具有第一表面和与第一表面相对的第二表面；将至少一个集成电路连接至RDL的第一表面；在至少一个集成电路和RDL的第一表面的上方形成模塑料；在RDL的第二表面上形成多个金属凸块；以及去除载体晶片。

其中，将至少一个集成电路连接至RDL的第一表面包括使用迹线上接合(BOT)附接技术。