[发明专利]半导体存储器件及其操作方法

说明书

相关申请的交叉引用

本申请要求2011年6月9日提交的申请号为10-2011-0055531的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的实施例涉及一种半导体存储器件及其操作方法，更具体而言，涉及一种能够改善数据输出操作所花费的时间的半导体存储器件及其操作方法。

背景技术

半导体存储器件中的非易失性存储器件的特征在于，尽管供电停止但是储存在其中的数据可以保留下来。

在非易失性存储器件的数据输出操作中，储存在多个页缓冲器中的数据被顺序地或随机地选择并经由数据线向外部输出。为此，响应于以特定的周期触发的时钟信号(即CLK)而产生计数时钟(即，CK4CNT)，并且通过对产生的计数时钟进行计数来产生列地址Col_Add。非易失性存储器件的Y译码器响应于列地址而将储存在多个页缓冲器中的数据选择性地输出到数据线。

图1示出用于说明已知的数据输出操作的问题的信号波形。

如图1所示，在数据输出操作中，规范中所定义的时间(2)比在用于数据输出的时钟信号CLK被触发之后实际输出数据DATA(即00、01、02、03、04、05)要花费的时间(1)短，因而产生超规范(specification-over)。因此，存在这样的一个问题，实际数据输出操作所花费的时间比规范中所定义的时间长。

发明内容

本发明的实施例涉及一种半导体存储器件及其操作方法，在数据输出操作中产生正常计数时钟之前，可以通过产生虚设计数时钟和使用虚设计数时钟预先将一些数据输出到数据线来改善数据输出操作所花费的时间。

根据本发明的一个方面，一种半导体存储器件包括用于响应于时钟信号而产生计数时钟的计数时钟发生单元、用于响应于所述计数时钟而产生列地址的列地址发生单元、以及响应于所述列地址而将储存在页缓冲器单元中的数据发送到数据线的Y译码器。

根据本发明的另一个方面，一种半导体存储器件包括：用于临时储存多个读取的数据的页缓冲器单元；用于响应于列地址而将所述多个读取的数据发送到数据线的Y译码器；用于响应于时钟信号而产生计数时钟并响应于虚设计数使能信号而产生所述计数时钟的计数时钟发生单元；以及用于通过对计数时钟进行计数而产生列地址的列地址发生单元。

根据本发明的又一个方面，一种操作半导体存储器件的方法包括以下步骤：产生被触发设定的数目的虚设计数时钟；响应于所述虚设计数时钟来产生第一计数时钟；通过对所述第一计数时钟计数来产生第一列地址；响应于所述第一列地址而将储存在页缓冲器中的数据之中的第一输出数据输出到数据线。

附图说明

图1示出用于说明已知的数据输出操作的问题的信号的波形；

图2示出根据本发明的实施例的一个实例的半导体存储器件的构造；

图3示出图2所示的计数时钟发生单元的构造；

图4示出图3所示的虚设计数时钟发生器的构造；

图5是图4所示的使能信号发生器的电路图；

图6是图4所示的振荡器的电路图；

图7是图4所示的振荡控制器的电路图。

图8示出用于说明根据本发明的一个实施例的虚设计数时钟发生器的操作的信号的波形；

图9示出用于说明根据本发明的一个实施例的半导体存储器件的数据输出方法的信号的波形；以及

图10A和图10B示出可以在正常数据输出操作和随机数据输出操作中产生计数时钟的信号波形。

具体实施方式

在下文中，将参照附图详细地描述本发明的不同实施例。提供附图以使本领域技术人员能理解本发明的实施例的范围。然而，本发明可以用不同的形式来实施，而不应解释为限定为本发明所提供的实施例。确切地说，提供这些实施例是为了使本发明清楚且完整，并向本领域技术人员充分传达本发明的范围。

附图并非按比例绘制，并且在一些实例中，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。在本说明书中，已经使用了专用术语。使用术语来描述本发明，并且术语并非用来限制意义或限定本发明的范围。

在本说明书中，“和/或”表示包括了布置在“和/或”之前和之后的一个或更多个部件。另外，“连接/耦接”表示一个部件直接与另一个部件耦接或经由另一个部件间接耦接。在本说明书中，只要不在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或多个部件、步骤、操作以及元件。