[发明专利]降低高压半导体器件上的RF噪声的双DNW隔离结构

权利要求书

1.一种半导体器件，包括：

RF器件，形成在衬底上方；

第一深N阱（DNW）杂质区，形成在所述衬底中并且围绕所述RF器件；以及

第二DNW杂质区，形成在所述衬底中并且围绕所述第一DNW杂质区。

2.根据权利要求1所述的半导体器件，其中，所述第一DNW杂质区和所述第二DNW杂质区中的每一个都延伸到所述衬底中且到达位于所述衬底的上表面下方的至少2.5μm的深度处，并且所述第一DNW杂质区和所述第二DNW杂质区中的每一个都完全围绕所述RF器件。

3.根据权利要求1所述的半导体器件，其中，所述衬底包括硅并且所述第一DNW杂质区和第二DNW杂质区中的每一个都包括N型掺杂剂杂质区，所述N型掺杂剂杂质区位于所述硅衬底的阱区中。

4.根据权利要求1所述的半导体器件，其中，所述DNW杂质区中的每一个都连接至V_DD。

5.根据权利要求1所述的半导体器件，进一步包括：围绕所述RF器件的至少一个P⁺保护环。

6.根据权利要求5所述的半导体器件，其中，所述第一DNW杂质区和所述第二DNW杂质区中的每一个都延伸到所述衬底中且到达位于所述衬底的上表面下方的至少2.5μm的深度处，并且所述至少一个P⁺保护环接地并且完全围绕所述RF器件。

7.根据权利要求1所述的半导体器件，其中，所述第一DNW杂质区和所述第二DNW杂质区中的每一个都延伸到所述衬底中且到达位于所述衬底的上表面下方的至少3.0μm的深度处，以及所述半导体器件进一步包括：第一P⁺保护环，形成在所述衬底中并且围绕所述RF器件，以及所述第一DNW杂质区围绕所述第一P⁺保护环；第二P⁺保护环，形成在所述衬底中并且围绕所述第一DNW杂质区，以及所述第二DNW杂质区围绕所述第二P⁺保护环；以及第三P⁺保护环，形成在所述衬底中并且围绕所述第二DNW杂质区。

8.根据权利要求7所述的半导体器件，其中，所述第一P⁺保护环，所述第二P⁺保护环和所述第三P⁺保护环中的每一个都接地。

9.根据权利要求1所述的半导体器件，其中，所述RF器件包括：晶体管，所述晶体管在5伏以上的电压下工作。

10.一种半导体器件，包括：

衬底；

电子噪声源，形成在所述衬底上方，所述电子噪声源包括：设置在所述衬底上方的第一位置处的电子噪声产生器件，或连接至所述衬底的所述第一位置处的电子噪声产生器件；

第一深N阱（DNW）杂质区，形成在所述衬底中并且围绕所述第一位置；以及

第二DNW杂质区，形成在所述衬底中并且围绕所述第一DNW杂质区。