[发明专利]AD转换电路和摄像装置

说明书

技术领域

本发明涉及AD转换电路和具有该AD转换电路的摄像装置。

背景技术

作为使用了现有的AD转换电路的一例，公知有日本特开2005-347931号公报和Takayuki Toyama et al.,“A 17.7Mpixel 120fps CMOS Image Sensor with 34.8Gb/s Readout,”Sony,Kanagawa,Japan ISSCC2011/SESSION23/IMAGE SENSORS/23.11所记载的结构。首先，对现有例的AD转换电路的结构和动作进行说明。

图26示出使用了现有例的AD转换电路的（C）MOS摄像装置的结构。图26所示的摄像装置1001由摄像部1002、垂直选择部1012、读出电流源部1005、模拟部1006、计数部1018、斜波部1019、纵列处理部1015、水平选择部1014、输出部1017和控制部1020构成。

控制部1020对垂直选择部1012、读出电流源部1005、模拟部1006、计数部1018、斜波部1019、纵列处理部1015、水平选择部1014和输出部1017等各部进行控制。摄像部1002构成为使具有光电转换元件的单位像素1003配置成矩阵状，生成与所入射的电磁波的大小对应的像素信号，输出到按照每列设置的垂直信号线1013。

垂直选择部1012在驱动摄像部1002的各单位像素1003时，经由行控制线1011进行摄像部1002的行地址或行扫描的控制。水平选择部1014进行纵列处理部1015的列AD转换部1016的列地址或列扫描的控制。读出电流源部1005是用于读出来自摄像部1002的像素信号作为电压信号的电流源。模拟部1006根据需要实施放大等。

纵列处理部1015按照单位像素1003的每列具有由比较部1109和锁存部1108构成的列AD转换部1016。列AD转换部1016将从摄像部1002的各单位像素1003按照每列输出的像素信号即模拟信号转换成数字数据并输出。计数部1018将从控制部1020输出的时钟信号作为计数时钟进行计数，输出表示计数结果的数字（二进制）值。

从计数部1018输出的数字值被输入到斜波部1019。斜波部1019根据所输入的数字值生成随着时间经过而倾斜状变化的斜波，将该斜波作为参照信号输出到比较部1109的一个输入端子。计数部1018的输出被分配到各列的锁存部1108。从单位像素1003经由垂直信号线1013对各列AD转换部1016内的比较部1109的另一个输入端子输入像素信号，作为成为AD转换对象的模拟信号。

水平选择部1014进行纵列处理部1015中的各列AD转换部1016的列地址或列扫描的控制。由此，AD转换后的数字数据依次经由水平信号线输出到输出部1017。

接着，对现有例的AD转换动作进行说明。首先，与从控制部1020输入的时钟信号同步地，计数部1018开始计数，同时，斜波部1019开始生成斜波。然后，从各列的单位像素1003读出的信号和振幅与计数部1018的计数值同步变化的共同的斜波被输入到各列的比较部1109。与其并行地，计数部1018的计数值被分配到锁存部1108。

当针对某列的比较部1109的2个输入信号的大小关系调换后，该比较部1109的比较输出反转，该列的锁存部1108保持计数部1018的计数值。通过以上的动作，从像素读出的信号被AD转换成在锁存部1108中保持的值（数字值）。

这里，省略单位像素的具体动作的说明，但是，众所周知，从单位像素输出复位电平和信号电平。为了高精度地取得信号成分（取得复位电平和信号电平的差分的信号）的数字值，需要在数字区域中减去复位电平和信号电平（CDS处理）。在现有例的结构中，为了得到信号成分的数字值，将复位电平和信号电平的各数字值分别保持在与单位像素1003的各列对应的纵列部（列AD转换部1016）内的锁存部1108中后，使用在纵列部外部设置的运算器，进行复位电平和信号电平的各数字值的相减（CDS处理）。

这里，作为具体器件的例子，尝试考虑在数字静止照相机（DSC）等中使用的成像器。具体而言，假设像素数为2000万像素、帧速率为60frame/sec这样的规格。为了易于说明，设2000万像素的像素排列为纵横4000行×5000列，为了更加简化，当假设为没有消隐期间时，每1秒读出像素信号的行数如下所述。

60frame/sec×4000行/frame＝240Kline/sec