[发明专利]IO ESD器件及其形成方法

权利要求书

1.一种方法，包括：

形成静电放电（ESD）二极管，包括：

实施外延生长以形成包含硅并且基本上不包含锗的外延区域；以及

利用p型杂质掺杂所述外延区域，从而形成p型区域，其中，所述p型区域形成所述ESD二极管的阳极。

2.根据权利要求1所述的方法，进一步包括：

形成第一半导体鳍片；以及

蚀刻所述第一半导体鳍片的一部分以形成第一凹槽，其中，从所述第一凹槽生长所述外延区域。

3.根据权利要求2所述的方法，进一步包括：

形成与所述第一半导体鳍片邻近并且平行的第二半导体鳍片；以及

蚀刻所述第二半导体鳍片的一部分以形成第二凹槽，其中，将从所述第一凹槽和所述第二凹槽生长的半导体材料合并以形成所述外延区域。

4.根据权利要求1所述的方法，进一步包括：

形成另一半导体鳍片；

蚀刻所述另一半导体鳍片的一部分以形成另一凹槽；

在所述另一凹槽中实施另一外延生长以形成包含硅并且基本上不包含锗的另一外延区域，其中，同时实施所述外延生长和所述另一外延生长；以及

利用n型杂质掺杂所述另一外延区域，从而形成n型区域。

5.一种方法，包括：

形成彼此平行的多个第一半导体鳍片；

形成彼此平行的多个第一栅电极，其中，所述多个第一栅电极的纵长方向垂直于所述多个第一半导体鳍片的纵长方向，并且其中，所述多个第一栅电极位于部分所述多个第一半导体鳍片的顶面和侧壁上；

形成第二半导体鳍片；

在部分所述第二半导体鳍片的顶面和侧壁上形成第二栅电极；

蚀刻所述多个第一半导体鳍片的未被所述多个第一栅电极覆盖的部分，从而形成第一凹槽；

蚀刻所述第二半导体鳍片的未被所述第二栅电极覆盖的部分，从而形成第二凹槽；

实施外延生长以同时生长第一外延区域和第二外延区域，其中，从所述第一凹槽生长所述第一外延区域，其中，将所述第一外延区域合并以形成大的外延区域，并且其中，在所述第二凹槽中生长所述第二外延区域；

利用p型杂质掺杂所述大的外延区域，从而形成p型区域，其中，所述p型区域形成静电放电（ESD）二极管的阳极；以及

利用n形杂质掺杂所述第二外延区域，从而形成n型器件的源极和漏极区域。

6.根据权利要求5所述的方法，进一步包括：

形成第三半导体鳍片；

在部分所述第三半导体鳍片的顶面和侧壁上形成第三栅电极；

蚀刻所述第三半导体鳍片的未被所述第三栅电极覆盖的部分，从而形成第三凹槽；

实施另一外延生长以生长第三外延区域，其中，在分开的工艺步骤中生长所述第一外延区域和所述第三外延区域，并且其中，所述第三外延区域包含硅锗；以及

利用p型杂质掺杂所述第三外延区域，从而形成p型器件的源极和漏极区域。

7.一种器件，包括：

半导体衬底；

n-阱区域，位于所述半导体衬底中；以及

p型半导体区域，位于所述n-阱区域上方，其中，所述p型半导体区域和所述n-阱区域形成静电放电（ESD）二极管的p-n结，并且其中，所述p型半导体区域基本上不包含锗。

8.根据权利要求7所述的器件，进一步包括：

多个STI区域，彼此平行并且延伸到所述n-阱区域中，其中，所述p型半导体区域包括：

第一部分，位于所述多个STI区域的正上方；以及

第二部分，延伸到所述多个STI区域之间的多个间隔内；

多个半导体鳍片，位于所述n-阱区域上方；以及

多个栅电极，位于所述多个半导体鳍片上方，其中，所述p型半导体区域位于所述多个栅电极中的两个之间。

9.根据权利要求7所述的器件，进一步包括位于所述n-阱区域上方并且与所述n-阱区域接触的n型拾取区域，其中，所述p型半导体区域、所述n-阱区域以及所述n型拾取区域形成了所述ESD二极管的阳极、阴极以及阴极拾取区域。

10.根据权利要求7所述的器件，进一步包括p型FinFET，所述p型FinFET位于所述半导体衬底上方并且包括源极和漏极应力件，其中，所述源极和漏极应力件包含硅锗。