[发明专利]时间数字转换器

权利要求书

1.一种时间数字转换器，其特征在于，包括:

一耦合振荡器，包括一第一延迟线和耦接到该第一延迟线的一第二延迟线，该耦合振荡器用以在该第一延迟线和第二延迟线内的一起始延迟级传送一转换信号，其中该第一延迟线和第二延迟线包括同样数量互相串连耦接的多个延迟级，该第一延迟线或第二延迟线内的每个延迟级均耦接至另一延迟线内的一对应延迟级，并且适用于产生一延迟信号；以及

一测量电路，通过使用一测量信号取样该延迟信号来测量该转换信号沿着该多个延迟级传送所花费的时间，以产生该时间的一数字表示值。

2.如权利要求1所述的时间数字转换器，其特征在于，还包括一延迟选择电路，从所有的延迟级中选择上述起始延迟级。

3.如权利要求1所述的时间数字转换器，其特征在于，上述第二延迟线内的每个延迟级均为一双路输入反相器，用以从上述第一延迟线内的一前一级延迟级接收一环状输入信号并且从上述第二延迟线内的一相邻前一级延迟级接收一耦合输入信号，以产生该延迟信号，其中该前一级延迟级和该相邻前一级延迟级对应至上述第一延迟线和第二延迟线的相同列。

4.如权利要求1所述的时间数字转换器，其特征在于，上述第一延迟线内的每个延迟级均为一双路输入反相器，用以从上述第一延迟线内的一前一级延迟级接收一环状输入信号并且从上述第二延迟线内的一相邻前一级延迟级接收一耦合输入信号，以产生该延迟信号，其中该前一级延迟级和该相邻前一级延迟级对应至上述第一延迟级和第二延迟线的不同列，并且该不同列之间相差两个延迟级的整数倍个的延迟级。

5.如权利要求1所述的时间数字转换器，其特征在于，上述数字表示值的时间最小单元的值小于上述延迟级的一传递延迟。

6.如权利要求1所述的时间数字转换器，其特征在于，上述数字表示值的时间最小单元的值随着上述耦合振荡器内的延迟线的数目增加而减小。

7.如权利要求2所述的时间数字转换器，其特征在于，上述延迟选择电路荣国重置上述起始延迟级而从所有的延迟级中选择上述起始延迟级。

8.如权利要求2所述的时间数字转换器，其特征在于，每个延迟级都有一延迟值变化以用于产生上述延迟信号，并且上述延迟选择电路动态交换上述延迟级以降低上述延迟值变化对上述时间的上述数字表示值的影响。

9.如权利要求2所述的时间数字转换器，其特征在于，上述延迟选择电路从所有延迟级随机选择上述起始延迟级。

10.如权利要求2所述的时间数字转换器，其特征在于，上述延迟选择电路根据前一次判定上述时间的数字表示值时的所用的一最后传送延迟级，而选择上述起始延迟级。

11.一时间数字转换器，其特征在于，包括:

一延迟级矩阵，包括多个延迟级组成的一矩阵，该矩阵由多个延迟级行和多个延迟级列所形成，其中上述多个延迟级行的第一行中的每个延迟级接收来自两个不同延迟级列中之两个延迟级的输入，上述两个不同延迟级列之间相差两个延迟级的整数倍个的延迟级，上述多个延迟级行的第二行中的每个延迟级接收来自一相同延迟级列的两个延迟级的输入，上述延迟级矩阵的每个延迟级均输出一延迟信号；

一测量电路，通过使用一测量信号取样该延迟信号来测量一转换信号沿着上述多个延迟级传送所花费的时间，以产生该时间的一数字表示值。

12.如权利要求11所述的时间数字转换器，其特征在于，上述转换信号从一起始延迟级开始传递，并且上述时间数字转换器还包括一延迟选择电路，从所有的延迟级中选择上述起始延迟级。

13.如权利要求11所述的时间数字转换器，其特征在于，上述延迟级为一双路输入反相器。

14.如权利要求11所述的时间数字转换器，其特征在于，当上述多个延迟级行的数量为双数时，上述延迟级矩阵输出一差动延迟信号，该差动延迟信号和上述输出的延迟信号为相位反相的关系。

15.如权利要求11所述的时间数字转换器，其特征在于，上述数字表示值的时间最小单元的值小于上述延迟级的传递延迟。

16.如权利要求11所述的时间数字转换器，其特征在于，上述数字表示值的时间最小单元的值随着上述延迟级列的数目增加而减小。