[发明专利]CAN总线网络节点的实现方法

权利要求书

1.一种CAN总线网络节点的实现方法，其特征在于包括如下步骤：

在可编程逻辑阵列芯片（FPGA）中采用软核总线相连软核驱动器（4）和CAN软核控制器，软核驱动器（4）通过处理器总线连接设置有对CAN总线软核进行控制的CAN驱动软件处理器，在CAN软核控制器端与CAN总线之间相连一个完成单端信号到CAN接口的CAN接口芯片；FPGA中的CAN软核控制器输出的中断请求信号通过反向器，送入其后连接的处理器中断管脚；软核驱动器（4）将CAN驱动软件处理器输送到地址总线线路上的信号和CAN驱动软件处理器输出的片选信号组合产生的软核片选信号送入CAN软核控制器；CAN软核控制器将CAN驱动软件处理器总线接口转换为软核总线接口，再通过CAN软核控制器实现CAN总线网络节点的CAN数据的发送和接收，通过处理器中的软件对CAN总线软核进行控制，实现CAN总线的数据传输。

2.如权利要求1所述的CAN总线网络节点的实现方法，其特征在于，内嵌于可编程逻辑阵列芯片的CAN软核控制器，含有输入端接口和输出端接口，输入端口包括：复位、系统时钟、CAN时钟、地址总线、数据输入、片选信号和读写控制信号，输出端口包括：中断请求信号和数据输出，软核驱动器4将60X总线接口转换为软核总线接口。

3.如权利要求1所述的CAN总线网络节点的实现方法，其特征在于，可编程逻辑阵列芯片（5）通过软核驱动器（4）将可编程逻辑阵列芯片（5）和处理器连接的总线接口转换为软核总线接口，并根据本地总线时序产生软核的控制信号时序，实现处理器和CAN软核控制器之间的数据传输。

4..如权利要求1所述的CAN总线网络节点的实现方法，其特征在于，软核驱动器（4）由依次排列的片选与地址信号产生电路（1）、读写控制电路（2）和数据控制电路（3）三部分组成，其中，片选与地址信号产生电路（1）相对于读写控制电路（2）、数据控制电路（3）独立，读写控制电路（2）的输出软核读写控制信号作为数据控制电路（3）的输入控制信号。

5.如权利要求4所述的CAN总线网络节点的实现方法，其特征在于，在片选与地址信号产生电路（1）中，软核驱动器（4）片选与地址信号产生电路（1）将60X地址总线第7到2位线路直接做软核地址总线；CAN软核地址寄存器（302）和60X地址总线第31线路到8位线路输入到通过与门（304）输入端相连的比较器（301）电路比较，比较后输出的比较信号（309）与经非门（303）输送到与门（304）的60X片选信号，组合产生软核片选信号，与门将输出结果作为软核片选信号送到CAN软核控制器；60X地址信号的线路是31到0编号的共32根线路，其中7到2位线路作为软核地址总线，第31到8线路信号可为作为比较器的输入产生片选信号。

6.如权利要求4所述的CAN总线网络节点的实现方法，其特征在于，软核驱动器（4）中的读写控制电路（2）由通过非门（305）输出端的与门（306）和相连与门（306）输出端的D触发器（307）组成，其中，经非门（305）送入与门（306）输入端的60X写信号和直接送入与门（306）输入端的60X读信号，通过与门（306）输出端送入D触发器（307）的复位端，产生用1表示读，0表示写的软核读写控制信号输出到CAN软核控制器和数据控制电路（3）。

7.如权利要求4所述的CAN总线网络节点的实现方法，其特征在于，数据控制电路（3）由相连读写控制电路（2）输出端的三态门（308）组成，其中，双向的60X数据总线和软核数据输出总线分别相连于三态门（308）的两端，将软核读写控制信号作为三态门使能控制信号，当软核读写控制信号为1时，来自CAN软核控制器的数据，从连接CAN软核控制器的软核数据输出总线，通过60X总线传输到处理器中；当软核读写控制信号为0时，来自处理器的数据从连接处理器的60X总线，输入到连接CAN软核控制器的软核数据输入总线。

8..如权利要求1所述的CAN总线网络节点的实现方法，其特征在于，CAN驱动软件处理器中的CAN软件驱动把被发送数据的CAN节点目的地址写入CAN软核控制器偏移地址为十六进制的30的目的地址寄存器中，把数据长度写入CAN软核控制器偏移地址为十六进制的34的发送数据长度寄存器，把发送数据写入CAN软核控制器偏移地址为十六进制的38的发送数据寄存器，CAN软核控制器将发送数据寄存器中的数据发送到指定目的地址的CAN节点。

9.如权利要求1所述的CAN总线网络节点的实现方法，其特征在于，CAN软核控制器接收到其它CAN节点的数据以后，通过中断请求信号向处理器发起中断，处理器CAN驱动软件进入中断程序，CAN驱动软件从CAN软核控制器偏移地址为十六进制40的接收目的地址寄存器读取源CAN节点的地址，从CAN软核控制器偏移地址为十六进制44的接收长度寄存器读取接收数据的长度值，从CAN软核控制器偏移地址为十六进制48的接收数据寄存器读取接收数据。