[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应晶体管（Fin FET）是一种常见的多栅器件，图1~图4为现有的鳍式场效应晶体管形成过程的剖面结构示意图。

参考图1，提供半导体衬底100，所述半导体衬底100包括第一区域Ⅰ和第二区域Ⅱ；在所述半导体衬底100上形成第一硬掩膜层101，第二区域Ⅱ的第一硬掩膜层101具有第一开口102，沿第一开口102刻蚀部分所述半导体衬底100，形成第一凹槽103。

参考图2，在所述第一硬掩膜层101（参考图1）表面形成第一隔离材料层（图未示出），所述第一隔离材料层填充满第一开口102和第一凹槽103（参考图1）；化学机械研磨所述第一隔离材料层和第一硬掩膜层101，以半导体衬底100表面为停止层，在第一凹槽103中形成第一隔离结构104，所述第一隔离结构104用于隔离相邻的有源区。

参考图3，在所述半导体衬底100上形成第二硬掩膜层105，第一区域Ⅰ的硬掩膜层105具有若干第二开口106，沿所述第二开口106刻蚀所述半导体衬底100形成若干鳍部108，相邻的鳍部108之间以及鳍部与半导体衬底100之间具有第二凹槽107，第二凹槽107的位置与第二开口106的位置相对应，第二凹槽107的深度小于第一凹槽103（参考图1）的深度。

参考图4，在所述第二硬掩膜层105（参考图3）上形成第二隔离材料层（图中未示出），所述第二隔离材料层填充满所述第二开口106和第二凹槽107（参考图3）；化学机械研磨所述第二隔离材料层和第二硬掩膜层105，在第二凹槽107中形成第二隔离结构109，所述第二隔离结构109用于电性隔离相邻的鳍部108。

现有形成第一隔离结构104和第二隔离结构109时，需要分别形成掩膜，工艺过程相对复杂。

更多关于鳍式场效应晶体管的介绍请参考公开号为US2011/0068431A1的美国专利。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，所述半导体结构的形成方法工艺步骤简便。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底具有第一区域和第一区域相邻的第二区域；

刻蚀所述半导体衬底，在第一区域的半导体衬底内形成若干第一凹槽，所述相邻第一凹槽之间为鳍部，在第二区域的半导体衬底内形成第二凹槽，第二凹槽的宽度大于第一凹槽的宽度；

在所述第一凹槽内填充满第一隔离材料，形成第一隔离结构，在第二凹槽的侧壁形成隔离侧墙；

以所述隔离侧墙为掩膜，刻蚀第二凹槽底部暴露的半导体衬底，形成第三凹槽；

在第二凹槽和第三凹槽内填充满第二隔离材料，形成第二隔离结构。

可选的，所述半导体衬底上还形成有硬掩膜层，第一区域的硬掩膜层具有若干第一开口，第二区域的硬掩膜层具有第二开口，第二开口的宽度大于第一开口的宽度；以所述硬掩膜层为掩膜，沿若干第一开口刻蚀所述第一区域的半导体衬底形成若干第一凹槽，所述相邻第一凹槽之间为鳍部，沿第二开口刻蚀第二区域的半导体衬底形成第二凹槽。

可选的，所述硬掩膜层的材料为氮化硅、氮化硅、氮氧化硅、碳氧化硅、无定形碳或碳氮氧化硅。

可选的，所述第一隔离结构和隔离侧墙的形成方法为：形成覆盖所述硬掩膜层表面的第一隔离材料层，所述第一隔离材料层填充满所述第一凹槽，所述第一隔离材料覆盖所述第二凹槽的侧壁和底部；回刻蚀所述第一隔离材料层，形成填充满第一凹槽的第一隔离结构和位于第二凹槽侧壁的隔离侧墙。

可选的，所述第一隔离材料层的材料为二氧化硅。

可选的，所述第一隔离材料层的形成方法为原子层沉积工艺。

可选的，所述第一凹槽的宽度为10~50纳米，深度为50~300纳米，所述第二凹槽的宽度为50~500纳米，深度为50~300纳米，所述第三凹槽的宽度为50~450纳米，深度为50~200纳米。

可选的，所述第二凹槽的侧壁为垂直侧壁。