[发明专利]支持SIMD的32位三发射的数字信号处理器

说明书

技术领域

本发明涉及数字信号处理器，具体是一种支持SIMD的32位三发射的DSP。

背景技术

DSP能实时处理数字信号，具备远超通用处理器的数据处理能力，在数据通信、多媒体处理等领域发挥着重要的作用。随着通信技术和多媒体技术的高速发展，对DSP数据处理能力的要求也越来越高。提升DSP数据处理能力的方法主要有提升DSP主频、采用多核构架提升整个电路的处理能力、采用多发射结构提升DSP核的并行处理能力等。目前随着DSP主频越来越高，继续提高的成本和难度也越来越高；而多核架构虽然可以降低对DSP核的要求，但会大大增加整个SOC电路的设计难度。因此在提高主频和采取多核架构之外，多发射结构也越来越普及。本发明采用3发射结构，3条流水线能够并行执行；尤其为了提升乘加处理能力，单独设计了向量处理流水线，该流水线和另两条流水线完全独立执行，主要支持并行的数据运算。

发明内容

本发明的目的是克服现有技术中存在的不足，提高处理器的并行运算能力及乘加运算能力，提供一种支持SIMD的32位三发射的数字信号处理器，是面向多媒体处理和数据通信领域的数字信号处理器。

按照本发明提供的技术方案，所述的支持SIMD的32位三发射的数字信号处理器，包括3条并行发射的流水线：数据存取流水线、整数运算流水线、向量运算流水线，每条流水线具备独立的译码和执行单元，并支持SIMD操作；

所述数据存取流水线，包括存取译码单元、存取控制单元、地址运算单元、地址产生单元；存取译码单元和存取控制单元通过控制信号与地址产生单元和地址运算单元相连，控制地址产生单元和地址运算单元的运算，地址产生单元和地址运算单元通过数据总线与地址寄存器和数据寄存器相连，从地址寄存器和数据寄存器中读取数据进行运算，结果写回地址寄存器或者生成访存地址送到数据存储器接口；存取译码单元对指令取指单元发射过来的存取类指令进行译码；存取控制单元根据存取译码结果控制地址运算单元和地址产生单元的操作；地址运算单元对来自地址寄存器、数据寄存器或立即数的地址数据进行计算，得到的结果保存在地址寄存器中；地址产生单元根据寻址模式等生成访存地址；只有数据存取流水线能对外部存储器进行读写操作，其余两条流水线只对寄存器操作；

所述整数运算流水线，包括ALU译码单元、算术控制单元、位处理单元、算术逻辑单元、协处理器接口单元；ALU译码单元和算术控制单元通过控制信号与算术逻辑单元和位处理单元相连，控制算术逻辑单元和位处理单元的运算，算术逻辑单元和位处理单元通过数据总线与数据寄存器相连，从数据寄存器中读取数据进行处理，并把结果写回数据寄存器中；位处理单元用于执行位操作，包括位插入、位提取、位替换和移位操作等；协处理器接口单元负责和协处理器进行数据交流；

所述向量运算流水线，包括乘加译码单元、乘加控制单元、向量运算单元；乘加译码单元和乘加控制单元通过控制信号与向量运算单元相连，控制向量运算单元的运算，向量运算单元通过数据总线与数据寄存器和向量寄存器相连，从数据寄存器或向量寄存器中读取数据进行处理，并把结果写回数据寄存器或向量寄存器中；向量运算单元中包含操作数提取单元、4个16*32的乘法单元、2个64位累加器，主要用于执行并行的乘、乘加、乘加减操作，支持SIMD；

还包括：

指令取指单元，为3条流水线共用的取指单元，用于控制该单元中的程序计数器实现程序的顺序执行和跳转，并对数据冲突做出预测；通过程序存储器接口读入程序数据到指令取指单元的指令缓冲器中，并对指令缓冲器中的指令码进行判断，根据判断结果把32位或16位指令码分别发送到相应的流水线中；

浮点运算单元，作为协处理器，通过协处理器接口单元连接到整数运算流水线；拥有独立的浮点指令集，通过整数运算流水线执行浮点运算，并把处理结果通过整数运算流水线送回数据寄存器；

寄存器文件：包含16个32位地址寄存器、16个32位数据寄存器、16个32位向量寄存器以及特殊功能寄存器；地址寄存器用于地址运算和访存地址生成，数据寄存器用于整数运算和向量运算，向量寄存器用于支持向量运算中的SIMD操作，都支持不同的流水线同时从不同端口并行的读写数据；