[发明专利]浅沟槽隔离结构的制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离结构的制造方法。

背景技术

随着半导体技术的飞速发展，集成电路制造工艺已经深入深亚微米时代。浅沟槽隔离（Shallow Trench Isolation，STI）技术，由于其具有优异的隔离性能和平坦的表面形状以及良好的抗锁性能等，已经成为一种广泛应用于CMOS器件制造过程中的器件隔离技术。

现有技术中的一种浅沟槽隔离结构的制造方法，包括以下步骤：

首先，请参考图1A，提供一半导体衬底100，在所述半导体衬底100上依次形成垫氧化层101和垫氮化层102，其中，垫氮化层102作为掩膜层，垫氧化层101作为刻蚀缓冲层；

接着，请参考图1B，依次刻蚀所述垫氮化层102、垫氧化层101和部分半导体衬底100，形成贯穿所述垫氮化层102、垫氧化层101和部分半导体衬底100的浅沟槽103；

然后，请参考图1C，在垫氮化层102以及浅沟槽103表面沉积氧化层（Linear Oxide）104，并向所述浅沟槽103中填充绝缘介质105；

接着，请参考图1D，化学机械平坦化所述绝缘介质105以及氧化层104，至所述半导体衬底100表面，形成浅槽隔离结构。

但是，在现代CMOS器件的制造中，随着器件关键尺寸不断地按照比例缩小，用于器件隔离的浅沟槽的深宽比也变得越来越大，填充浅沟槽形成的槽隔离结构与衬底的界面容易产生孔洞以及空隙，使得衬底中掺杂的硼、磷等离子通过孔洞以及空隙扩散至浅沟槽隔离结构中，引起阈值电压不稳定，器件失效。

发明内容

本发明的目的在于提供一种浅沟槽隔离结构的制造方法，能够提高浅沟槽隔离结构与衬底界面的质量，抑制衬底中掺杂离子的扩散。

为解决上述问题，本发明提出一种浅沟槽隔离结构的制造方法，包括以下步骤：

提供一半导体衬底，在所述半导体衬底上形成垫层；

依次刻蚀所述垫层和部分半导体衬底，形成贯穿所述垫层和部分半导体衬底的浅沟槽；

在所述浅沟槽表面形成氧化层；

向所述浅沟槽中填充绝缘介质；

去除所述半导体衬底上方的绝缘介质以及垫层，形成浅槽隔离结构；

其中，所述制造方法还包括：在所述浅沟槽表面形成氧化层之前，对所述浅沟槽表面进行碳等离子体处理和/或碳离子注入；和/或，

在所述浅沟槽表面形成氧化层之后，对所述浅沟槽内壁表面的半导体衬底进行碳离子注入。

进一步的，所述垫层包括位于所述半导体衬底上的垫氧化层以及位于垫氧化层方的垫氮化层。

进一步的，在所述浅沟槽表面形成的氧化层的厚度为4nm~40nm。

进一步的，所述浅沟槽表面形成氧化层的工艺为CVD或热氧化生长工艺。

进一步的，所述碳等离子体处理过程中，碳等离子的浓度为1.0E15/cm³~5.0E16/cm³，碳等离子的能量为0.1KeV~0.5KeV。

进一步的，所述碳离子注入的剂量为1.0E14/cm³~5.0E15/cm²，注入能量为0.5KeV~3.5KeV。

进一步的，在所述浅沟槽表面形成氧化层之后，向所述浅沟槽中填充绝缘介质的步骤之前，对包含所述氧化层的器件进行退火处理。

进一步的，对包含所述氧化层的器件进行退火处理的时间为30min~160min，退火温度为900℃~1200℃。

进一步的，采用高深宽比填充工艺或高密度等离子体填充工艺向所述浅沟槽中填充绝缘介质。

进一步的，形成浅槽隔离结构之后，对包含浅沟槽隔离结构的器件进行退火处理。

进一步的，对包含浅沟槽隔离结构的器件进行退火处理的时间为10min~60min，退火温度为1000℃~1040℃。

与现有技术相比，本发明提供的浅沟槽隔离结构的制造方法，在浅沟槽中形成氧化层之前或之后，对浅沟槽与半导体衬底的界面进行碳处理，利用碳离子的扩散修补浅沟槽的氧化层与半导体衬底的SiO₂/Si界面的孔洞以及空隙，提高SiO₂/Si界面致密性，抑制半导体衬底中掺杂的硼、磷等离子的扩散，进而提高浅沟槽隔离结构的隔离性能。

附图说明

图1A至1D是现有技术的一种STI结构的制造工艺中的器件结构示意图；

图2是本发明实施例一的STI结构的制造方法流程图；