[发明专利]一种采用新型扩散阻挡层的铜互连结构及其制备方法

说明书

技术领域

本发明属于半导体集成电路制造技术领域，具体涉及一种铜互连结构及其制备方法。

背景技术

集成电路技术一直遵循摩尔定律，通过不断缩小器件尺寸和增加晶片尺寸来提高晶体管密度，从而降低成本，并使其高速发展。不过，当器件特征尺寸缩小到纳米尺度后，互连延迟逐渐取代芯片延迟成为影响芯片性能的关键因素，使得芯片性能大幅降低。为了减少互连线引起的RC延迟，Cu互连已经逐渐取代Al互连成为半导体业界的主流技术。

金属Cu作为集成电路的互连线材料，与传统的Al相比，主要有以下优点：(1) Cu的电阻率较小。一般体材料的Al的电阻率为2.7 μΩ.cm，而Cu的电阻率为1.7 μΩ.cm；(2) Cu互连线引起的寄生电容比铝互连线来得小；(3) Cu的抗电迁移能力比Al要好的多。在高电流密度下，Cu的抗电迁移能力比Al的可提高将近四个数量级，因此可以大大减少由于电迁移效应而产生的孔洞或缝隙，能够减少漏电流，并极大地提高器件的可靠性；(4) Cu还具有良好的抗应力导致的孔洞特性等；(5) Cu的导热性比Al好，可以使硅晶片较快的通过外面的封装结构来散热，也可以改善晶片的可靠性，延长晶片的寿命。因此，采用Cu互连技术能够满足高频、高集成度、大功率、大容量和长寿命的先进集成电路的要求，使得纳米尺寸的工艺技术节点，Al互连工艺逐渐被铜互连工艺取代。

不过，采用Cu材料作为集成电路互连线的工艺虽然可以克服Al金属材料先天上的不足，但是也存在很多问题需要克服解决。例如，金属Cu在大气环境下很容易发生氧化并受潮而腐蚀，且Cu不像Al一样可以形成自身的保护层，因此会影响金属互连线的稳定性与寿命。再者，Cu在低温时具有一定的溶解度，且Cu与Si衬底发生反应，会形成Cu的硅化物而使得器件失效。另外，Cu原子具有快速的扩散性，当在电场的加速下，Cu将很容易穿透绝缘介质层而迅速地到达Si衬底里面进去，一旦Cu扩散到硅衬底中将会与Si作用而导致Cu穿透晶体管的界面而使得器件发生短路现象。 

目前，Cu与绝缘介质层或Si之间的高扩散性问题，一般采用TaN/Ta的双层结构作为扩散阻挡层加以克服。但是制备TaN/Ta双层结构的扩散阻挡层，如果晶化程度较高，会在晶界处形成Cu的扩散通道，加剧Cu的扩散效应。而且TaN/Ta双层结构的黏附性较差，易发生可靠性问题。 

此外，TaN/Ta双层结构扩散阻挡层的传统制备方法，主要采用物理气相淀积(PVD)技术。但是PVD技术由于台阶覆盖能力较差，沟槽和通孔填充能力不佳，不能满足金属氧化物半导体(MOS)晶体管个器件尺寸缩小到45/32nm工艺节点及以下的要求，容易引起可靠性变差等问题。为了降低互连电阻、减少互连之间的电容及提高可靠性，采用ALD技术来生长一层纳米级的硅酸锰，可以在沟槽和通孔的填充过程中，具有良好的保形性，提高器件的可靠性，并可以有效地降低互连RC延迟。

发明内容

本发明的目的在于提供一种抗Cu扩散性能优异的铜互连结构及其制备方法，以改善集成电路特征尺寸不断减少导致RC延迟大的缺点，提升半导体芯片的性能。 

本发明提供的铜互连结构，是以现有铜互连结构为基础，其改进之处在于采用硅酸锰薄膜作为铜互连结构的扩散阻挡层，硅酸锰薄膜的厚度为5~20 nm。 

通过引入上述新型扩散阻挡层比采用ALD来制作应用于纳米级沟槽和通孔互连的扩散阻挡层，不仅能提高台阶覆盖特性，而且可以增强扩散阻挡层和层间绝缘介质层的黏附性，可以形成具有较佳物理形貌、尽可能少的孔洞或缝隙缺陷，具有优异抗Cu扩散性能的阻挡层，以改善集成电路特征尺寸不断减少导致RC延迟大的缺点，提升半导体芯片的性能。 

本发明提供的铜互连结构的制备方法，具体步骤如下：

化学清洗的硅基衬底； 

在硅片上依次形成一层刻蚀阻挡层、绝缘介质层；

通过光刻、刻蚀工艺，在绝缘介质层及下面的刻蚀阻挡层处定义出互连位置，形成金属沟槽或通孔；

利用原子层淀积(ALD)方法在沟槽或通孔上生长一硅酸锰薄膜，作为抗铜扩散阻挡层； 

在扩散阻挡层上生长一层铜籽晶层；

再直接电镀铜，获得铜互连结构；

最后用化学机械抛光工艺平整化晶片表面。

 进一步地，上述方法中所述的刻蚀阻挡层材料为氮化硅。所述的绝缘介质层材料为SiO₂、SiOF、SiCOH或多孔的SiCOH。