[发明专利]浮点数加法电路及其实现方法

权利要求书

1.一种浮点数加法电路，其特征在于，所述电路包括：信号输入端、取负电路、指数运算电路、移位电路、作差电路、符号选择电路、规格化电路、溢出处理电路和信号输出端，其中，

所述信号输入端用于获得第一浮点数信号和第二浮点数信号；

所述取负电路用于对所述第一浮点数信号和所述第二浮点数信号进行取负操作；

所述指数运算电路用于根据所述第一浮点数信号得到第一幂指数，根据所述第二浮点数信号得到第二幂指数，由所述第一幂指数和所述第二幂指数的较大值得到较大幂指数，由所述较大幂指数和所述第一幂指数的差得到第一幂指数差，由所述较大幂指数和所述第二幂指数的差得到第二幂指数差；

所述移位电路用于根据所述第一幂指数差对所述取负电路操作后的所述第一浮点数信号移位，根据所述第二幂指数差对所述取负电路操作后的所述第二浮点数信号移位；

所述作差电路用于对所述移位电路操作后的所述第一浮点信号和所述第二浮点信号进行作差运算得到第一差信号和第二差信号，并对作差运算的结果求前导，得到第一前导信号和第二前导信号；

所述符号选择电路用于选取所述第一差信号和所述第二差信号中的正值信号作为第一正值信号，并且选取所述第一前导信号和所述第二前导信号中的正值信号作为第二正值信号；

所述规格化电路用于根据所述符号选择电路选择的所述第二正值信号和所述指数运算电路得到的所述较大幂指数对所述符号选择电路选择的所述第一正值信号进行规格化；

所述溢出处理电路用于对规格化后的累加结果进行溢出处理；

所述信号输出端用于输出所述溢出处理电路处理后输出。

2.根据权利要求1所述的电路，其特征在于，还包括：所述信号输入端还用于获得第三浮点数信号和第四浮点数信号，根据所述第三浮点数信号和所述第四浮点数信号的乘积得到所述第二浮点数信号。

3.根据权利要求1所述的电路，其特征在于，所述第一浮点数信号为一个浮点数信号或者至少两个浮点数信号相加的和。

4.根据权利要求1或2所述的电路，其特征在于，所述第二浮点数信号为至少两个浮点数信号相乘的积。

5.一种浮点数加法电路实现方法，其特征在于，包括：

通过信号输入端获得第一浮点数信号和第二浮点数信号；

对所述第一浮点数信号和所述第二浮点数信号进行取负操作；

根据所述第一浮点数信号得到第一幂指数，根据所述第二浮点数信号得到第二幂指数，由所述第一幂指数和所述第二幂指数的较大值得到较大幂指数，由所述较大幂指数和所述第一幂指数的差得到第一幂指数差，由所述较大幂指数和所述第二幂指数的差得到第二幂指数差；

根据所述第一幂指数差对取负操作后的所述第一浮点数信号移位，根据所述第二幂指数差对取负操作后的所述第二浮点数信号移位；

对移位操作后的所述第一浮点信号和所述第二浮点信号进行作差运算得到第一差信号和第二差信号，并对作差运算的结果求前导，得到第一前导信号和第二前导信号；

选取所述第一差信号和所述第二差信号中的正值信号作为第一正值信号，并且选取所述第一前导信号和所述第二前导信号中的正值信号作为第二正值信号；

根据选择的所述第二正值信号和所述较大幂指数对所述第一正值信号进行规格化；

对规格化后的累加结果进行溢出处理；

通过信号输出端输出溢出处理后的输出结果。

6.根据权利要求5所述的方法，其特征在于，还包括：当所述信号输入端获得第三浮点数信号和第四浮点数信号时，根据所述第三浮点数信号和所述第四浮点数信号的乘积得到所述第二浮点数信号。

7.根据权利要求5所述的方法，其特征在于，所述第一浮点数信号为一个浮点数信号或者至少两个浮点数信号相加的和。

8.根据权利要求5或6所述的方法，其特征在于，所述第二浮点数信号为至少两个浮点数信号相乘的积。

9.根据权利要求5所述的方法，其特征在于，所述对所述第一浮点数信号和所述第二浮点数信号进行取负操作包括：

将所述第一浮点数信号的符号根据相反符号取负，将所述第二浮点数信号的符号根据符号取负；或者，

将所述第二浮点数信号的符号根据相反符号取负，将所述第一浮点数信号的符号根据符号取负。

10.根据权利要求5-9任一项所述的方法，其特征在于，所述第一浮点数信号和第二浮点数信号在相同的时钟周期内输入，或者分批在不同的时钟周期内输入。