[发明专利]存储装置与控制存储装置的方法

说明书

技术领域

本发明涉及一种存储装置和相关控制方法，尤指一种具有较少半选取干扰的存储装置及相关方法。

背景技术

在一存储(例如一静态随机存取存储(RAM))中，可以对该存储之一存储单元(memory cell)写入或读出一逻辑值。当该逻辑值被写入该存储单元时，耦接到该存储单元的字符线(word line)的电位被充电至一高电位，以导通该存储单元的多个开关晶体管(pass transistor)。接着，若被写入的位值系逻辑值1，则耦接至该存储单元之一第一位线(first bit line)的电位会被充电至高电位，且耦接至该存储单元之一第二位线的电位会被放电至一低电位；若被写入的位值系逻辑值0时，则该第一位线会被放电至低电位而该第二位线则被充电至高电位。因此，通过分别补充耦接至该存储单元的该第一位线以及该第二位线的电位，使该逻辑值被写入该存储的该存储单元中。然而，当耦接至该存储单元的字符线的电位被充电至高电位时，所有耦接至该字符线的其他存储单元的多个开关晶体管都会被导通，且耦接至该字符线但并未耦接至该第一位线以及该第二位线的存储单元可能会遭受到干扰，因此，储存在其他存储单元的逻辑值可能被改变，这称的为半选取干扰现象(half-select-disturb phenomenon)。

为了减少这种半选取干扰现象，开关晶体管需要缩小尺寸，然而，为了提升写入边际(write margin)和写入速度(write-in speed)，开关晶体管又应该要加大尺寸。换句话说，当选择传统存储单元的多个开关晶体管的尺寸时必须妥协于轻重权衡。如何提高静态随机存取存储单元的稳定性和访问速度已成为业界的关键问题。

发明内容

本发明的目的之一在于提供一种具有较低半选取干扰的存储装置以及相关方法。

根据本发明之一实施例，提出了一种存储装置。该存储装置包含有一第一存储单元、一第一辅助电路以及一控制电路。该第一存储单元至少被一第一字符线所控制，该第一辅助电路耦接至一辅助位线，且被该第一字符线所控制，其中该第一辅助电路能够储存一预定数据值，而该控制电路能够根据该辅助位线之一位线电压来控制该第一字符线之一第一字符线电压。

根据本发明之另一实施例，揭露一种控制一存储装置的方法，其中该存储装置包含有一第一存储单元，其至少被一第一字符线所控制。该方法包含有；提供能够储存一预定数据值之一第一辅助电路，其中该第一辅助电路被该第一字符线所控制；将该第一辅助电路耦接至一辅助位线；以及根据该辅助位线之一位线电压来控制该第一字符线之一第一字符线电压。

本发明的存储装置及相关控制方法利用一辅助电路储存一预定数据值以及利用一控制电路根据辅助位线电压控制字符线电压，因而降低读写存储装置时所产生的半选取干扰现象。

附图说明

图1是根据本发明第一实施例的存储装置的示意图。

图2是根据本发明一实施例的存储单元的示意图。

图3是根据本发明第二实施例的存储装置的示意图。

图4是一操作频率信号、一第一写入字符线控制信号、一辅助位线电压，以及储存逻辑值0且耦接至一第一写入字符线之一存储单元之一第一写入位线信号以及一第二写入位线信号的时序图。

图5是根据本发明第三实施例的存储装置的示意图。

图6是根据本发明第四实施例的存储装置的示意图。

图7是根据本发明第五实施例的控制一存储装置的方法的流程图。

具体实施方式

在本说明书以及权利要求书当中使用了某些词汇来指代特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是一个开放式的用语，因此应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可以直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。