[发明专利]半导体装置及其制造方法

说明书

本案是申请日为2009年1月20日，申请号为200910005255.6，发明名称为“半导体装置及其制造方法”的发明专利申请的分案申请。

技术领域

本发明涉及一种半导体装置及其制造技术，特别涉及一种应用于具有封装的功率半导体装置中而有效的技术，所述封装是指经由导电性接着剂等而将半导体芯片(semiconductor chip)接合于引线框的芯片垫(die pad)部上。

背景技术

便携式信息设备的电力控制开关或者充放电保护电路开关等所使用的功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)，是被密封在SOP(Small OutLine Package，小外型封装)8等的小型表面安装封装中。

此种功率半导体装置用表面安装封装例如具有如下构造。即，形成有功率MOSFET的半导体芯片以其主面朝上的状态而搭载在与漏极引线一体形成的芯片垫部之上，且经由Ag膏的等导电性接着剂而黏接到芯片垫部上。在半导体芯片的背面上，形成有连接于功率MOSFET的漏极的漏极电极。另一方面，在半导体芯片的主面上，形成有源极垫与栅极垫。为了降低功率MOSFET的导通电阻，源极垫是以相比栅极垫较大的面积所构成。源极垫与栅极垫分别经由Au线而与引线电连接。而且，这些构件(芯片垫部、半导体芯片、Au线、引线)利用模铸树脂而密封。

在技术论文11th Symposium on“Microjoining and Assembly Technology in Electronics”，pp233-238，(2005.2)(非专利文献1)中，报告了如下内容：作为功率半导体装置用的导电性接着剂，对在现有的Ag膏中混合有Ag纳米粒子而形成的纳米复合Ag膏材料的使用进行了研究。

而且，日本专利特开2005-277168号公报(专利文献1)中揭示有一种功率半导体装置用封装，其利用由铜或铜合金所构成的板状的夹具将半导体芯片的源极垫与引线加以电连接而形成。此专利文献中所揭示的封装是利用导电性接着剂将源极垫与夹具、以及引线与夹具分别黏接在一起。此导电性接着剂的特征在于：在黏合树脂中含有由具有塑性的铝或铟等组成的导电性粒子，因黏接而导致的塑性变形前的所述导电性接着剂的至少一部分的粒径，具有被黏接的源极垫与夹具的间隙距离、及引线与夹具的间隙距离的最大值以上的尺寸。

专利文献1：日本专利特开2005-277168号公报

非专利文献1：11th Symposium on“Microjoining and Assembly Technology in Electronics”，pp233-238，(2005.2)

发明内容

近年来，随着功率半导体装置的高性能化，要求进一步降低功率MOSFET的导通电阻。因此，以前，对于以具有可挠性的金属带(metal ribbon)将经由Au线而电连接的源极垫与引线加以连接的情况进行了研究。此金属带例如是由厚度为数百微米(μm)左右的Al箔或Cu箔等所构成，其宽度随着源极垫的宽度而有所不同，但一般为1mm左右。因此，通过金属带将源极垫与引线加以连接，从而与通过Au线将源极垫与引线加以连接的情况相比，可大幅降低源电阻(source resistance)。

为了将金属带连接到源极垫和引线上，使用了利用有超声波振动的楔焊(wedge bonding)法。然而，金属带焊接时施加到源极垫表面的超声波振动能量，远大于Au线焊接时施加到源极垫表面的超声波振动能量(一般为5W～10W左右)。因此，当利用金属带来连接源极垫与引线时，介在于半导体芯片和芯片垫部之间的Ag膏等的导电性接着剂会因超声波振动能量而受到损伤。其结果产生如下不良情况：导电性接着剂的接着强度会降低；或者在金属带焊接时硅芯片会从芯片垫部剥离；或者导电性接着剂的导电率会降低等。

本发明的目的在于提供一种使得介在于半导体芯片和芯片垫部之间的导电性接着剂的接合可靠性提高的技术。

本发明的其它目的在于提供一种推进功率半导体装置大容量化的技术。

本发明的所述以及其它目的和新颖特征可根据本说明书的记述及附图而明确了解。

本申请案所揭示的发明中，对代表性内容的概要的简单说明如下所述。