[发明专利]半导体结构及其制作工艺

说明书

技术领域

本发明涉及一种半导体结构及其制作工艺，且特别涉及一种半导体结构及其制作工艺，其在功函数金属层上形成一金属氧化层。

背景技术

在现有半导体产业中，多晶硅广泛地应用于半导体元件如金氧半导体(metal-oxide-semiconductor，MOS)晶体管中，作为标准的栅极填充材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boron penetration)效应导致元件效能降低，及其难以避免的空乏效应(depletion effect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝试以新的栅极填充材料，例如利用功函数(work function)金属来取代传统的多晶硅栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。

一般而言，以功函数金属取代传统的多晶硅栅极所形成的金属栅极的作法：先形成一牺牲栅极于一基底上；再形成一间隙壁于牺牲栅极侧边的基底上；然后再利用间隙壁自动对准地于间隙壁旁的基底中形成一源/漏极区；之后覆盖并平坦化一层间介电层于基底上；然后移除牺牲栅极以形成一凹槽，并再依序填入一功函数金属层、一阻障层及铝等于凹槽中以形成一金属栅极。

然而，现今的半导体元件的尺寸日益微缩，又在填入功函数金属层之后，还须再填入阻障层等其他材料层，且此材料层必须有足够的厚度以阻挡其上的铝向下扩散，因而占据了部分的凹槽的体积及缩减了凹槽的开口尺寸，因而常发生后续铝填洞困难的问题。再者，在半导体元件的尺寸微缩下，所填入的铝所占的体积及所露出的表面积也日趋缩小，致使增加后续形成于其上的接触插塞与铝的接触电阻。此外，随着半导体元件的精密化及精致化，其电性需求更为严苛，如何改善半导体元件的功函数值以符合所需也为当今的重要议题。

发明内容

本发明的目的在于提出一种半导体结构及其制作工艺，其在一功函数金属层上形成一金属氧化层，以解决上述问题。

为达上述目的，本发明提供一种半导体结构，包含有一功函数金属层、一功函数金属氧化层以及一主电极。功函数金属层位于一基底上。功函数金属氧化层位于功函数金属层上。主电极位于功函数金属氧化层上。

本发明还提供一种半导体结构，包含有一功函数金属层、一金属氧化层以及一主电极。功函数金属层位于一基底上。金属氧化层位于功函数金属层上。主电极位于金属氧化层上。

本发明还提供一种半导体制作工艺，包含有下述步骤。首先，形成一功函数金属层于一基底上。接着，形成一金属氧化层于功函数金属层上。然后，形成一主电极于金属氧化层上。

基于上述，本发明提出一种半导体结构及其制作工艺，其在一功函数金属层上形成一金属氧化层。如此一来，本发明可改善填洞困难、降低接触插塞与铝的接触电阻以及微调所形成的金属栅极的功函数值，进而改善所形成的半导体元件的性能。

附图说明

图1-图8为本发明一实施例的半导体制作工艺的剖面示意图；

图9为本发明一实施例的CMOS晶体管的剖面示意图。

主要元件符号说明

10：绝缘结构

110：基底

122：缓冲层

124：栅极介电层

126：阻障层

128：牺牲电极层

129：间隙壁

130：源/漏极区

140：层间介电层

150、212、222：功函数金属层

160、224：金属氧化层

170、230：阻障暨润湿层

180：氮化钛/钛层

182：氮化钛层

184：钛层

186：过渡层

190、240：主电极

200：CMOS晶体管

210：PMOS晶体管

220：NMOS晶体管

G：牺牲栅极

M：金属栅极

P1：氧化制作工艺

R、r：凹槽

具体实施方式