[发明专利]基于多核DSP的Turbo并行译码方法有效

专利信息
申请号: 201210219194.5 申请日: 2012-06-28
公开(公告)号: CN102723958A 公开(公告)日: 2012-10-10
发明(设计)人: 王坚;李玉柏;张靓 申请(专利权)人: 电子科技大学
主分类号: H03M13/27 分类号: H03M13/27
代理公司: 电子科技大学专利中心 51203 代理人: 李明光
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 多核 dsp turbo 并行 译码 方法
【说明书】:

技术领域

发明涉及移动通信领域,尤其涉及一种基于多核DSP(数字信号处理)平台的Turbo并行译码方法,以及在工程实践中的应用。

现有技术

Turbo码具有接近香农限的优良译码性能,被广泛应用于3G以及LTE等通信标准中。为了减少计算延时,人们研究了Turbo并行译码的方法。目前的Turbo并行译码的研究主要集中在三个层面:Turbo译码器级的并行,BCJR-SISO译码器级的并行和BCJR算法级并行。三种层面的并行可以单独使用,也可以混合使用以达到更高的并行度。Turbo译码器级的并行就是同时使用多个Turbo译码器进行译码,每个译码器对不同的帧进行译码,对单个的数据帧而言,该方法并未提高计算效率。BCJR-SISO译码器级的并行是指,Turbo译码器中的两个分量SISO译码器并行工作。BCJR算法级并行是指将一个完整的数据帧划分为多个交叠或不交叠的数据子帧,由多个处理器同时对子帧进行解码运算,最终得到整个数据帧的译码结果。现有的BCJR算法级并行方法把整个长帧划分成多个交叠的子块分别译码,每个子块的译码算法与整个长帧相同。但是,现有的BCJR算法级并行方法中由于每个子块译码每个子译码模块只考虑了交叠部分的帧数据对该模块译码精度的影响,即只利用了部分观察信息,这部分信息不能代替整个帧的信息,除非译码过程交叠足够次数,否则其输出是次最优的译码结果而非最优译码结果。

发明内容

本发明所要解决的技术问题是,提供一种高效率、高译码精度的基于多核DSP平台的Turbo并行译码方法。

本发明为解决上述技术问题所采用的技术方案是,基于多核DSP的Turbo并行译码方法,包括以下步骤:

一种基于多核DSP的Turbo并行译码方法,其特征在于,包括以下步骤:

第一步:核1读取待译码的原始的输入序列,所述原始的输入序列由三个长度为L的序列组成;将交织得到

第二步:核1分别将序列分为K份子序列,分别记为其中k=1,…,K,K为多核DSP的核总数;核1将序列的第k份子序列分别分配至对应的第k个核;

第三步:K个核对分配到的子序列进行一次Max-Log-MAP译码;

第四步:第k个核将此次Max-Log-MAP译码得到的边界分布值传输给第k+1个核,将此次Max-Log-MAP译码得到的边界分布值传输给第k-1个核;核的编号采用从1至K循环传递的方式,当k=K时,k+1=1,当k=1,k-1=K;

第五步:核1之外的k-1个核将此次Max-Log-MAP译码得到的边信息序列传输给核1;

第六步:核1将K份边信息序列组合成序列进行交织得到先验信息序列

第七步:核1将先验信息序列分为K份子序列将先验信息序列的第k份子序列分别分配至对应的第k个核;

第八步:K个核对分配到的子序列进行一次Max-Log-MAP译码;

第九步:第k个核将此次Max-Log-MAP译码得到的边界分布值传输给第k+1个核,将此次Max-Log-MAP译码得到的边界分布值传输给第k-1个核;

第十步:核1之外的k-1个核将此次Max-Log-MAP译码得到的边信息序列传输给核1;

第十一步:核1将K份边信息序列组合成序列进行解交织得到先验信息序列

第十二步:核1将先验信息序列分为K份子序列将先验信息序列的第k份子序列分别分配至对应的第k个核;

第十三步:一次迭代完成,若迭代达到预设的最大迭代次数,则译码结束;否则,返回第三步。

本发明将数据帧划分为不交叠的数据子帧,并采用多核并行译码来提升译码的速度。并且,在译码过程中,设计了子帧间的信息传递方式,使得最终译码结果为最优输出。相对于现有Turbo译码器级的并行方法,本发明能对统一数据帧进行并行处理。相对于现有BCJR-SISO译码器级的并行方法,本发明有多个子译码模块,每个子译码模块中含有两个SISO译码器,因此本发明的并行度比该方法高,能进一步缩短译码时间。相对于现有BCJR算法级并行方法,本发明利用了所有的观察信息(全部帧数据),并通过子块间传递这些信息,使得每个子模块的译码精度都受到整个帧的影响,而不是部分帧数据的影响。另外,本发明采用对数据采用无交叠的分块,比一般的交叠分块计算量小,更适合并行。本发明在算法层面进行并行化,各个核的译码由软件编程实现,而不是通过硬件逻辑的改变来增加并行度。因此,可以在硬件不变的情况下,对软件进行升级。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210219194.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top