[发明专利]半导体结构及其制作工艺

说明书

技术领域

本发明涉及一种半导体结构及其制作工艺，且特别是涉及一种形成一富硅层于凹槽表面的半导体结构及其制作工艺。

背景技术

在目前半导体制作工艺中，一般采用区域氧化法(localized oxidation isolation,LOCOS)或是浅沟隔离(shallow trench isolation,STI)方法来进行元件之间的隔离，以避免元件间相互干扰而产生短路现象。然而随着半导体芯片的设计与制造线宽变得越来越细时，LOCOS制作工艺中所产生的凹坑(pits)、晶体缺陷(crystal defect)以及鸟喙(bird’s beak)长度过长等缺点，便将大幅地影响半导体芯片的特性，且LOCOS方法所产生的场氧化层占据较大的体积而会影响整个半导体芯片的集成度(integration)。因此在次微米(submicron)的半导体制作工艺中，尺寸较小、可提高半导体芯片的积成度浅沟隔离(shallow trench isolation，简称STI)制作工艺遂成为近来被广泛使用的隔离技术。

典型的STI的制作方法是在芯片表面的各MOS元件间制作一凹槽，并填入介电物质以产生电性隔离的效果。介电物质一般为氧化硅。在形成氧化硅时，用以形成氧化硅的步骤或后续制作工艺的高温会使氧扩散至凹槽旁欲形成晶体管的主动区的硅基底中，而将部分的硅基底氧化形成氧化硅。如此，不但无法精确控制每个浅沟隔离结构的大小，而且相当于所形成的浅沟隔离结构的体积增加，而减少主动区的硅基底。然而，随着半导体元件的尺寸日益微缩至接近物理极限，不同大小的浅沟隔离结构与主动区已严重影响其上元件的电性表现与制作工艺品质。

发明内容

本发明的目的在于提供一种半导体结构及其制作工艺，其形成一富硅层于凹槽表面，特别是用以形成浅沟隔离结构的凹槽表面，以解决上述问题。

为达上述目的，本发明提供一种半导体结构位于一基底的一凹槽中。半导体结构包含有一衬垫层、一富硅层以及一填充材料。衬垫层位于凹槽的表面。富硅层位于衬垫层上。填充材料位于富硅层上并填满凹槽。

本发明还提供一种半导体制作工艺，包含有下述步骤。首先，形成一凹槽于一基底中。接着，形成一衬垫层覆盖凹槽的表面。接续，形成一富硅层于衬垫层上。继之，填入一硅氮化物于凹槽中。然后，进行一转化制作工艺，将硅氮化物转化成一氧化硅，并至少氧化部分富硅层。

基于上述，本发明提出一种半导体结构及其制作工艺，其形成一富硅层于凹槽表面，特别是用以形成浅沟隔离结构的凹槽表面，然后填入硅氮化物于凹槽中，再将此硅氮化物转化为填充材料以作为主动区之间的绝缘用。如此，由于本发明在填入硅氮化物之前已先形成富硅层于凹槽表面，是以可防止转化过程中所通入的成分例如氧原子扩散至凹槽旁的基底中，其占据部分主动区的基底并扩充所形成的浅沟隔离结构的体积。

附图说明

图1-图10为本发明一实施例的半导体制作工艺的剖面示意图。

主要元件符号说明

110：基底

120：硬掩模层

122：垫氧化层

124：垫氮化层

120’：图案化的硬掩模层

122’：图案化的垫氧化层

124’：图案化的垫氮化层

130：衬垫层

130a：平坦化的衬垫层

140、140a：富硅层

140b：平坦化的富硅层

150：硅氮化物

160：填充材料

160a：平坦化的填充材料

A、B：主动区

G：浅沟隔离结构

P1：转化制作工艺

P2：致密化制作工艺

R：凹槽

S：表面

S1、S2：接触面

具体实施方式