[发明专利]形成掩埋位线的方法、具有掩埋位线的半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年12月9日提交的韩国专利申请No.10-2011-0132045的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件，更具体而言，涉及一种具有掩埋位线的半导体器件及其制造方法。

背景技术

大多数半导体器件包括晶体管。例如，在诸如DRAM的存储器件中，存储器单元包括MOSFET。一般而言，在MOSFET中，源极/漏极区域形成在半导体衬底的表面，并且在这样的布置下，在源极区域与漏极区域之间形成平面沟道。这种通常的MOSFET称作为平面沟道晶体管。

随着存储器件的集成和性能方面的进步，MOSFET制造将达到物理极限。例如，随着存储器单元尺寸的缩小，MOSFET的尺寸诸如其沟道长度也缩小。如果MOSFET的沟道长度变短，则数据维持性能有可能恶化。

为了应对以上讨论的特点，在本领域已提出垂直沟道晶体管。在垂直沟道晶体管(VCT)中，源极区域和漏极区域形成在柱体的相应端部。源极区域和漏极区域中的任何一个可以与位线连接。位线是通过被掩埋在柱体之间所限定的沟槽内而形成的，因此被称作为掩埋位线(BBL)。

两个存储器单元与一个掩埋位线(BBL)相邻，所述两个存储器单元每个都包括垂直沟道晶体管(VCT)和掩埋位线(BBL)。因此，掩埋位线(BBL)形成在单元之间的间隔(沟槽)中，并且执行OSC(one-side-contact，一侧接触)工艺以使一个单元与一个掩埋位线(buried bit line，BBL)连接。OSC工艺是一种用于允许每个掩埋位线(BBL)与两个相邻单元中的任何一个接触的工艺。因此，OSC工艺也称作为单侧接触(single-side-contact，SSC)工艺。总体而言，在诸如DRAM的采用平面沟道晶体管的存储器件中，为了将平面沟道晶体管与位线连接，使用具有高的高宽比(aspect ratio)的接触插塞工艺。相反地，在采用垂直沟道晶体管与掩埋位线的情况下，由于垂直沟道晶体管与掩埋位线可以直接互相接触，所以不需要接触插塞工艺。因此，由于不需要连接接触插塞，所以可以减小位线的寄生电容。

图1是说明根据现有技术形成的掩埋位线的截面图。

参见图1，在半导体衬底11上形成被沟槽13分开的多个本体14。使用硬掩模层12经由刻蚀来形成本体14。在本体14的侧壁上以及沟槽13的表面上形成有保护层15。经由OSC工艺在保护层15中限定出开放部。每个开放部17使每个本体14的任何一个侧壁开放。形成掩埋位线16以部分地填充沟槽13。掩埋位线16经由开放部17与本体14连接。每个掩埋位线16与两个相邻本体14中的任何一个连接。尽管未在图中示出，每个本体14的上部包括形成有垂直沟道晶体管的沟道和源极/漏极区域的柱体。

由图1可以看出，为了使每个掩埋位线16与相邻的本体14中的任何一个的侧壁连接，采用OSC工艺。为了实施OSC工艺，已经提出了诸如内衬层和倾斜离子注入工艺、OSC掩模工艺等各种方法。

然而，由于生产工艺方面的困难，这些方法不能形成一致的且可再现的OSC结构。此外，随着存储器件的集成度不断变高，相邻的掩埋位线16之间的距离变窄并且相邻的掩埋位线16之间的寄生电容C_B增大。由于掩埋位线16与本体14接触，所以相邻的掩埋位线16之间的寄生电容C_B基本上是本体14与掩埋位线16之间的电容。因此，因为相邻的掩埋位线16之间的距离变小，所以寄生电容C_B显著增大。

随着掩埋位线之间寄生电容C_B的增大，器件的正常操作变得难以获得。

发明内容

本发明的实施例针对一种形成掩埋位线的方法、具有所述掩埋位线的半导体器件及其制造方法，所述形成掩埋位线的方法能够减小相邻的掩埋位线之间的寄生电容。

根据本发明的一个实施例，一种制造半导体器件的方法包括以下步骤：刻蚀半导体衬底并且形成被多个沟槽彼此分开的多个本体；形成具有开口部的保护层以使每个本体的两个侧壁暴露出来；通过将本体经由开口部所暴露出的部分硅化，来在本体中形成掩埋位线；以及形成电介质层以间隙填充沟槽并且在相邻的掩埋位线之间限定出空气间隙。