[发明专利]浅沟槽隔离的形成方法及半导体结构

说明书

技术领域

本发明涉及集成电路制造工艺，特别涉及一种浅沟槽隔离的形成方法及半导体结构。

背景技术

随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大硅衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI)工艺。

LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长二氧化硅，有源器件在氮化硅所确定的区域生成。对于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题，其中一个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。

浅沟槽隔离(STI)技术比局部氧化隔离(LOCOS)工艺拥有多项的制程及电性隔离优点，包括可减少占用硅晶圆表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前0.18微米以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。

请参考图1a～1f，其为现有的浅沟槽隔离的制造方法的剖面示意图。

如图1a所示，首先，提供硅衬底10，所述硅衬底10上顺次形成有垫氧化硅层(Pad Oxide)11和氮化硅层12；

如图1b所示，其次，刻蚀所述垫氧化硅层11、氮化硅层12和部分硅衬底10，以形成沟槽100；

如图1c所示，接着，在所述沟槽100和氮化硅层12表面形成衬垫氧化硅层(Linear Oxide)13，通过所述衬垫氧化硅层13可修复前述工艺中引起的表面缺陷以及缓解应力；

如图1d所示，然后，在所述衬垫氧化硅层13表面形成二氧化硅层14；

如图1e所示，接着，通过化学机械研磨工艺去除所述氮化硅层12表面的衬垫氧化硅层13和二氧化硅层14；

如图1f所示，最后，刻蚀去除所述氮化硅层12及部分垫氧化硅层11，形成浅沟槽隔离15。

随着半导体工艺尺寸的进一步缩小，对浅沟槽隔离也提出了更多的要求，而其中最迫切的是希望浅沟槽隔离能在同样的隔离性能下，其尺寸能够进一步减小。

发明内容

本发明的目的在于提供一种浅沟槽隔离的形成方法及半导体结构，以实现浅沟槽隔离能在同样的隔离性能下，进一步减小尺寸。

为此，本发明提供一种浅沟槽隔离的形成方法，包括：

提供硅衬底；

刻蚀所述硅衬底，以形成沟槽；

形成衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁；

在所述沟槽内形成硅层；及

在所述沟槽内形成浅沟槽隔离。

可选的，在所述的浅沟槽隔离的形成方法中，形成衬垫氧化硅层的工艺包括如下步骤：

形成衬垫氧化硅材料层，所述衬垫氧化硅材料层覆盖所述沟槽的侧壁及底壁；

刻蚀所述衬垫氧化硅材料层，暴露出所述硅衬底，形成衬垫氧化硅层。

可选的，在所述的浅沟槽隔离的形成方法中，利用干法刻蚀工艺刻蚀所述衬垫氧化硅材料层。

可选的，在所述的浅沟槽隔离的形成方法中，利用热氧化工艺形成衬垫氧化硅材料层。

可选的，在所述的浅沟槽隔离的形成方法中，利用外延工艺在所述沟槽内形成硅层。

可选的，在所述的浅沟槽隔离的形成方法中，所述硅层的厚度为所述沟槽的深度的1/10～1/3。

可选的，在所述的浅沟槽隔离的形成方法中，在提供硅衬底的工艺步骤中，所述硅衬底上还形成有垫氧化硅层及位于垫氧化硅层上的氮化硅层。

可选的，在所述的浅沟槽隔离的形成方法中，在刻蚀所述硅衬底，以形成沟槽的工艺步骤中，同时刻蚀所述硅衬底上形成的垫氧化硅层及氮化硅层。

可选的，在所述的浅沟槽隔离的形成方法中，在所述沟槽内形成浅沟槽隔离的工艺包括如下步骤：

形成二氧化硅层，所述二氧化硅层覆盖所述氮化硅层表面、且填充并溢出所述沟槽；

通过化学机械研磨工艺去除所述氮化硅层表面及溢出所述沟槽的二氧化硅层；及

去除所述垫氧化硅层及氮化硅层，形成浅沟槽隔离。

本发明还提供一种浅沟槽隔离，包括：

硅衬底，所述硅衬底中形成有沟槽；