[发明专利]修改计时器的装置、设备、系统和方法

说明书

背景 

1.技术领域

本发明涉及计算和计算机系统领域，并且更具体地说，涉及计算装置或系统中的计时器管理领域。 

2.背景技术

在诸如微处理器等一些现有技术计算机系统和电子装置中，可能包含诸如计时器等电路以保持运行数字计数以供计算机系统或电子装置内其它逻辑或装置使用。例如，计时器可在微处理器中用于计算事件之间的时间，或者保持实际时间时钟。 

有时，计时器可能需要由用户或计算机系统内运行的某一程序更新为新值。例如，在一些现有技术中，通过先读取当前计时器值，将它存储在某一存储位置，从另一存储位置载入新计时器值，并最终将新计时器值编程到计时器中，从而更新计时器值。不过，这些操作需要时间执行，因此，在从计时器读取计时器值的时间与新计时器值编程到计时器的时间之间会有一段时间，由此在“实际时间”与计时器反应的时间之间形成差别。 

在随后的计时器更新操作执行时，此问题会恶化，由此在实际时间与无论何时更新计时器的计时器值之间形成更大的差距。实际时间与计时器值之间的差别可导致在计算机系统上运行或取决于准确的计时器值的一些程序或进程中发生错误。例如，在实际时间与计时器值之间的此类差距会导致计算机的实时时钟时间偏移，这可影响依赖计时器的程序的准确性，如日历程序。 

附图简述 

在附图中本发明通过示例而非限制的方式示出。 

图1示出根据本发明一个实施例，可用于修改计时器值而不会失去实际时间线索的逻辑。 

图2是示出可在本发明一个实施例中使用的各种操作的流程图。 

图3是可使用本发明一个实施例的共享总线计算机系统。 

图4是可使用本发明一个实施例的点对点计算机系统。 

具体实施方式

本发明实施例涉及计算机系统。更具体地说，本发明至少一个实施例涉及一种在将时间前移考虑在内的同时更新计时器值的技术。 

在一个实施例中，更新计时器值时使用一个或多个操作以读取当前计时器值和更新计时器值，同时将执行一个或多个操作所需时间量考虑在内。例如，在一个实施例中，对应于计时器递增(在“上升计时器(up-timer)”情况)或递减(在“下降计时器(down-timer)”情况)时间量的时间可加到更新计时器值或从中减去以补偿在更新进程期间经过的计时器计数。 

在一些实施例中，通过将用于更新计时器值的操作缩简为比一些现有技术领域计时器更新技术更少的几个操作，可减少更新进程期间经过的时间量。例如，在一个实施例中，一个操作用于读取当前计时器值、更新该值以及将更新的计时器值编程到计时器中。在其它实施例中，一个操作可用于读取计时器值并更新该值，另一操作可用于将更新的计时器值编程到计时器中。在还有的其它实施例中，一个操作可用于读取计时器值，另一操作可用于更新时间值，并将更新的计时器值编程到计时器中。通常，本发明的实施例可使用比现有技术更少的操作更新计时器，并为计时器值补偿更新计时器所需的时间。 

图1示出可用于执行本发明至少一个实施例一个或多个方面的逻 辑。具体而言，图1示出存储当前计时器值高位(upper)(更有效)比特的第一计时器存储区101和存储当前计时器值低位(lower)(更不有效)比特的第二计时器存储区105。计时器存储区101和105可对应于递减计时器(“下降计时器”)或递增计时器(“上升计时器”)或上下计数的计时器。在一些实施例中，计时器存储区中存储的值可由其它控制逻辑(未示出)递增或递减。 

图1中还示出了存储要编程到计时器存储区101和105的新计时器值的第三存储区110。在一个实施例中，等于要在第一计时器存储区101中存储的比特数量的高位比特数量可从第三存储区110编程到计时器存储区101中。新计时器值的低位比特数量可用作运算数，用于由在第三存储区110的低位比特数量与表示在第三存储区110的新计时器值编程到第一计时器存储区101之前已经过时间量的比特之间的运算单元115执行的加或减操作。新计时器值低阶(lower order)比特与经过时间比特之间运算操作的和或差可存储在第二计数存储区105中，而高位计时器比特存储在第一计数存储区101中。 

在一个实施例中，图1的逻辑也包括旧计数存储区120以存储分别在第一和第二计数存储区中存储的当前计数的高位和低位比特，以便此计数不被新计时器值改写。另外，在一个或多个实施例中，图1的逻辑也可能能够处理上溢(在递增计数的情况下)或下溢(在递减计数的情况下)条件。