[发明专利]可重构逻辑块

说明书

相关申请的交叉引用

本申请要求David Mendel等人于2012年2月8日提交的题为“RECONFIGURABLE LOGIC BLOCK”的美国专利申请No.13/369,226(律师案卷号ALTRP281/A03571)的优先权权益，并且要求David Mendel等人于2011年7月1日提交的题为“RECONFIGURABLE LOGIC BLOCK”的共同未决且共同转让的美国临时专利申请No.61/504,115(律师案卷号ALTRP281P/A03571)的权益，在此通过参考将其全文引入并用于所有目的。

技术领域

本公开总地涉及集成电路。更具体地，本公开涉及用于实施集成电路的技术和系统。

背景技术

可编程逻辑器件(PLD)是包含了可以被编程以执行许多逻辑功能的固定逻辑电路的半导体集成电路。在通常情况下，逻辑设计者使用计算机辅助设计(CAD)工具以设计定制逻辑电路。这些工具使用关于给定可编程逻辑器件的硬件容量的信息来帮助设计者使用在该给定可编程逻辑器件上可获得的多个资源实施定制逻辑电路。

用户可以选择在PLD的一部分中实施设计状态。如果实施了设计状态，则PLD的该部分可以存储指示了特定设计配置的值，诸如查找表。备选地，用户可以选择在PLD的该部分中实施用户定义状态。如果实施用户设计状态，则PLD可以作为用户RAM而工作。传统PLD的能力限于，当需要验证或者校正配置中的潜在错误的能力时并行地存储设计状态和用户定义状态二者。传统PLD的能力也限于当PLD维持操作时可以从一个状态重构至另一个状态。因此，用户能力限于在可编程逻辑器件中实施逻辑电路。

发明内容

一种器件，诸如可编程逻辑器件(PLD)，包括逻辑块，其中该逻辑块包括多个逻辑元件。器件可以进一步包括与逻辑块关联的配置逻辑，其中配置逻辑存储用于包含在逻辑块中的多个逻辑元件的值。器件也可以包括存储模式标记的第一存储器单元，其中模式标记标识配置逻辑存储的是用户定义状态还是设计状态，其中配置逻辑响应于存储用户定义状态而不被包括在数据验证和校正过程中，并且其中配置逻辑响应于存储设计状态而被包括在数据验证和校正过程中。器件可以进一步包括存储了使能读取标记的第二存储器单元，其中使能读取标记标识在数据验证和校正过程期间是否将要读出存储在配置逻辑中的值或者是否将要读出已知状态。

在各种实施例中，配置逻辑不被包括在数据验证和校正过程中防止了数据验证和校正过程修改配置逻辑。在特定实施例中，定位模式标记或者使能读取标记以减少在校正模式标记或者使能读取标记中的错误与修改和模式标记或者使能读取标记相关联的配置逻辑之间的时间。根据各种实施例，逻辑块响应于配置逻辑存储了用户定义状态而作为用户定义的随机存取存储器或者移位寄存器而操作。在特定实施例中，模式标记或者使能读取标记包括单个数据比特。根据各种实施例，通过三模冗余(triple modular redundancy)、更大的门面积、保护性电容器、或者使用增大的电压来保护模式标记或者使能读取标记。在特定实施例中，逻辑块是现场可编程门阵列(FPGA)块，并且其中存储器单元是随机存取存储器单元、锁存器或者寄存器。根据各种实施例，模式标记和使能读取标记与用于多于一个逻辑块的配置逻辑相关联。

另一方面，器件可以包括多个逻辑块，其中多个逻辑块的每一个逻辑块包括多个逻辑元件。器件可以进一步包括与多个逻辑块的至少一个逻辑块相关联的配置逻辑，其中配置逻辑标识存储在包含于多个逻辑块的至少一个逻辑块中的多个逻辑元件中的值，并且其中配置逻辑存储在包括多个配置随机存取存储器(CRAM)单元列的CRAM单元阵列中。配置逻辑可以包括存储模式标记的第一存储器单元，其中模式标记标识配置逻辑存储的是用户定义状态还是设计状态，其中配置逻辑响应于存储了用户定义状态而不被包括在数据验证和校正过程中，并且其中配置逻辑响应于存储了设计状态而被包括在数据验证和校正过程中。配置逻辑也可以包括存储使能读取标记的第二存储器单元，其中使能读取标记标识在数据验证和校正过程期间是否将要读出存储在配置逻辑块中的值或者是否将要读出已知状态。