[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，更具体地，涉及一种侧墙刻蚀方法。

背景技术

在超大规模集成电路制造中，在轻掺杂漏(LDD)注入工艺之前需要制作介质侧墙(spacer)，防止更大剂量的源漏注入过于接近沟道而导致源漏穿通，从而造成器件失效及良率降低。

当前应用于主流65nm甚至45nm侧墙制作工艺为：在轻掺杂漏(LDD)注入工艺之前，首先沉积或热生长一层二氧化硅薄膜，如采用快速热氧化法(RTO)生长左右的二氧化硅，作为随后的刻蚀阻挡层，以保护衬底特别是源漏区靠近沟道区的界面处不受损伤，以避免缺陷密度增大；再沉积一层良好共形性的氮化硅薄膜，包围在多晶硅栅极周围。最后，采用等离子体刻蚀去掉衬底上及栅极上的氮化硅薄膜，停止在下面的氧化层上，形成侧墙。

另一方面，依据摩尔定律，随着器件关键尺寸的持续微缩，传统的栅氧/多晶硅栅结构越来越无法满足先进逻辑器件的要求，逐渐为高K-金属栅结构所取代。并且，由于后栅工艺可以控制热效应及对阀值电压的良好控制，逐渐成为主流工艺，引出了许多新的工艺难点及挑战。栅的高度要降低，以满足CMOS制造技术带来的金属栅填充的挑战。为使金属填充完全，需要降低栅条的深宽比。而且，由于栅间距的逐渐缩小，都使得第一道侧墙的厚度要持续降低。为了精确控制刻蚀工艺的重复性、可靠性及稳定性，必须降低刻蚀速率以满足刻蚀工艺日益增加的挑战，这往往使得侧墙刻蚀速率的均匀性变差。特别地，当前的侧墙刻蚀技术一般基于Ar基气体，在纳米级器件条件下，易于造成对衬底的损伤，尤其当栅极上的氧化硅衬层极薄的情况下，氧等离子体易于穿透薄氧化层而与衬底反应，造成大的硅损失值。

发明内容

有鉴于此，本发明的目的在于提供一种创新性的侧墙刻蚀方法，避免损伤衬底的同时还能有效降低EoT、提高栅控能力以及驱动电流。

实现本发明的上述目的，是通过提供一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上依次沉积第一介质材料层和第二介质材料层；采用含氦的刻蚀气体，依次刻蚀第二介质材料层和第一介质材料层，分别形成第二侧墙和第一侧墙。

其中，刻蚀第二介质材料层和第一介质材料层的步骤进一步包括：执行主刻蚀，刻蚀第二介质材料层形成第二侧墙，并在第一介质材料层上留有第二介质材料层的残留；执行过刻蚀，去除第二介质材料层的残留；执行腐蚀，去除衬底上暴露的第一介质材料层。

其中，栅极堆叠结构包括栅绝缘层和栅电极层，栅电极层包括多晶硅、非晶硅、金属栅，栅绝缘层包括二氧化硅、氮氧化硅、高k材料。

其中，第一介质材料层包括二氧化硅，采用选自RTO、PECVD、SACVD的方法沉积形成。

其中，第二介质材料层包括氮化硅、类金刚石无定形碳，采用LPCVD或者PECVD的方法沉积形成。

其中，刻蚀气体包括氟基气体、氧化性气体以及氦基气体。

其中，在主刻蚀过程中，调节电极功率、腔体压力和反应气体流量比例，增强各向异性，形成陡直的侧墙。

其中，在过刻蚀过程中，调节极功率、腔体压力和反应气体流量比例，获得介质材料层对衬底的高选择比。

其中，选择比大于10：1。

其中，氟基气体包括碳氟基气体、NF₃。

其中，主刻蚀的氟基气体包括CF₄、CHF₃、CH₂F₂。

其中，过刻蚀的氟基气体包括CF₄、CH₃F、CH₂F₂。

其中，氧化性气体包括O₂。

其中，氦基气体包括氦气、氦气与氩气的混合物。

其中，在主刻蚀过程中，通过反应物以及生成物的谱线变化，自动触发终点检测系统，结束主刻蚀而进入过刻蚀，将晶片全部区域的介质层刻蚀干净。

其中，在主刻蚀过程中，通过刻蚀速率计算所需的刻蚀时间直到接近衬底表面，结束主刻蚀而进入过刻蚀，将晶片全部区域的介质层刻蚀干净。

其中，主刻蚀和/或过刻蚀采用基于CCP或者ICP模式的刻蚀设备。

其中，采用HF基腐蚀液湿法刻蚀第一介质材料层。