[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，特别是涉及一种避免在金属栅极中形成孔洞的半导体器件制造方法以及使用该方法制造的半导体器件。

背景技术

随着MOSFET特征尺寸持续等比例缩减，对栅极绝缘隔离效果以及栅极对沟道区控制能力的要求越来越高，传统的氧化硅栅绝缘层在厚度逐渐变薄的情况下已经难以继续提供足够的绝缘隔离，而多晶硅栅极也难以精确控制功函数以调节器件阈值电压。高k材料作为栅极绝缘层、并且金属材料填充作为栅极导电层的高k-金属栅结构已经成为目前MOSFET的主流。由于高k材料特性易在高温或者离子轰击条件下变化，先沉积栅极堆叠结构而后离子注入并激活退火形成源漏区的前栅工艺发展受到限制。先沉积伪栅极堆叠、注入形成源漏区，再刻蚀去除伪栅极形成栅极沟槽、在栅极沟槽中沉积栅极堆叠，这种后栅工艺逐渐占据主导地位。

然而，随着尺寸进一步缩减，小尺寸的器件使得栅极沟槽的深宽比越来越大，后栅工艺中填充栅极沟槽成为制约工艺发展的一个重要瓶颈。正如US2012/012948A1中所公开的，由于栅极沟槽宽度相对于其深度而言过窄，在沉积功函数调节层/金属阻挡层时，该第一层金属材料会在栅极沟槽的上边沿形成“悬挂”，也即在上边沿处第一金属层会形成朝向栅极沟槽中心、超越了栅极侧墙的局部突起。在后续沉积金属填充层时，第二层金属材料会由于该局部突起而在顶部过早闭合、结束沉积填充，相应地在中部和底部形成了未完全填充而引发的孔洞。这些孔洞使得整个金属栅的电阻率不必要地增大，降低了器件的性能。

发明内容

由上所述，本发明的目的在于提供一种能够避免在金属栅极中形成孔洞的半导体器件制造方法以及使用该方法制造的半导体器件。

为此，本发明提供了一种半导体器件制造方法，包括：在衬底上形成T型伪栅极结构；去除T型伪栅极结构，留下T型栅极沟槽；在T型栅极沟槽中填充金属层，形成T型金属栅极结构。

其中，形成T型伪栅极结构的步骤进一步包括：在衬底上形成栅极绝缘层与伪栅极层构成的伪栅极堆叠结构；在伪栅极堆叠结构两侧形成栅极侧墙，栅极侧墙的高度小于伪栅极堆叠结构的高度，从而暴露出伪栅极堆叠结构顶部；在暴露出的伪栅极堆叠结构顶部上以及侧面形成伪栅极外延层，伪栅极外延层与伪栅极层共同构成T型伪栅极结构。

其中，形成伪栅极外延层的同时，在栅极侧墙两侧形成源漏外延层。

其中，形成源漏外延层的同时或者之后，对源漏外延层掺杂形成源漏重掺杂区。

其中，形成栅极侧墙的步骤进一步包括：在衬底以及伪栅极层上形成侧墙材料层；过刻蚀侧墙材料层，使得形成的栅极侧墙的高度小于伪栅极堆叠结构的高度。

其中，在形成伪栅极堆叠结构之后、形成栅极侧墙之前，在伪栅极堆叠结构两侧衬底中形成源漏扩展区和/或晕状源漏区。

其中，形成T型伪栅极结构之后、去除T型伪栅极结构之前，在衬底上形成层间介质层并且平坦化层间介质层直至暴露T型伪栅极结构。

其中，金属层包括功函数调节层与金属栅填充层。

其中，功函数调节层包括TiN、TaN及其组合，金属栅填充层包括Ti、Ta、W、Al、Cu、Mo及其组合。

其中，栅极绝缘层包括高k材料。

其中，伪栅极层包括多晶硅、非晶硅、微晶硅、非晶碳、氢化非晶碳及其组合。

其中，栅极侧墙包括氮化硅、氮氧化硅、DLC及其组合。

其中，T型伪栅极结构的顶部与底部的宽度差不大于栅极侧墙的宽度。

本发明还提供了一种半导体器件，包括衬底、衬底上的高k材料的栅极绝缘层、栅极绝缘层上的T型金属栅极结构、以及T型金属栅极结构两侧的源漏区。

依照本发明的半导体器件制造方法，通过形成T型伪栅极以及T型栅极沟槽，避免了后续金属栅极填充工艺中的悬挂现象以及孔洞形成，提高了器件性能。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1至图9为依照本发明的半导体器件制造方法的各个步骤的剖面示意图。

具体实施方式