[发明专利]内存抹除方法与其驱动电路有效
申请号: | 201210229773.8 | 申请日: | 2012-07-04 |
公开(公告)号: | CN103531239A | 公开(公告)日: | 2014-01-22 |
发明(设计)人: | 卢孝华;郭志明;王宇淳 | 申请(专利权)人: | 宜扬科技股份有限公司 |
主分类号: | G11C16/14 | 分类号: | G11C16/14 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 李鹤松 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 内存 方法 与其 驱动 电路 | ||
1.一种内存抹除方法,其特征在于,当一存储堆的一存储区块的一列的多个存储单元被选择抹除时,所述内存抹除方法包括:
将被选择的所述存储区块下未被选择要被抹除的存储单元的栅极、被选择的所述存储堆下的所有存储单元的漏极、及被选择的所述存储堆下的未被选择的存储区块的每一存储单元的栅极,设为浮置;
提供一正电压给被选择的所述存储堆下的所有存储单元的源极、所共享的一P型井与一N型井;以及
提供一负电压给被选择的所述存储区块的所述列下欲抹除的所述这些存储单元的栅极。
2.一种用于实行如权利要求1所述的内存抹除方法的驱动电路,其特征在于,应用于一或非型闪存,所述驱动电路包括多组相邻配置的存储堆,一组存储堆的相邻两对应存储区块中配置一主驱动电路,其余组的存储堆中的相邻两对应存储区块则各被配置一副驱动电路,所述副驱动电路包括:
一延展型第二区域字符线驱动器,用以接收所述主驱动电路产生的多个全域字符线信号与其反向全域字符线信号,以及用以产生提供至与所述延展型第二区域字符线驱动器相邻的所述二存储区块的字符线的电压;以及
一第二位线驱动电路,用以驱动与所述延展型第二区域字符线驱动器相邻的所述二存储区块的位线。
3.如权利要求2所述的驱动电路,其特征在于,所述主驱动电路包括:
一全域字符线驱动器,用以产生所述多个全域字符线信号与其反向全域字符线信号;
二延展型第一区域字符线驱动器,用以接收所述等全域字符线信号与其反向全域字符线信号,以及用以产生提供至与所述延展型第一区域字符线驱动器相邻的所述二存储区块的字符线的电压;
一全域负电压供应电路,用以接收一参考负电压,并提供一负电压给所述二延展型第一区域字符线驱动器;以及
一第一位线驱动电路,用以驱动与所述延展型第一区域字符线驱动器相邻的所述两个存储区块的位线。
4.一种驱动电路,其特征在于,应用于一或非型闪存,所述或非型闪存具有多个存储堆,每一个存储堆具有多个存储区块,每一个存储区块具有多个存储单元,两相邻存储堆为一组,所述这些存储单元排列成多个行与多个列,每一个字符线连接至对应的所述列的所述这些存储单元的栅极,每一个区域位线连接至对应的所述行的所述这些存储单元的漏极,每数行的所述这些存储单元的源极通过多个选择晶体管连接至一个全域位线,所述驱动电路包括配置于一组的相邻两个存储堆的相邻两个存储区块中的一主驱动电路,而其余组的相邻所述两个存储堆的相邻两个存储区块则各被配置一副驱动电路,所述副驱动电路包括:
一延展型第二区域字符线驱动器,用以接收所述主驱动电路产生的多个全域字符线信号与其反向全域字符线信号,以及用以产生提供至与所述延展型第二区域字符线驱动器相邻的所述二存储区块的字符线的电压;以及
一第二位线驱动电路,用以驱动与所述延展型第二区域字符线驱动器相邻的所述二存储区块的位线。
5.如权利要求4所述的驱动电路,其特征在于,所述主驱动电路包括:
一全域字符线驱动器,用以产生所述等全域字符线信号与其反向全域字符线信号;
二延展型第一区域字符线驱动器,用以接收所述等全域字符线信号与其反向全域字符线信号,以及用以产生提供至与所述延展型第一区域字符线驱动器相邻的所述二存储区块的字符线的电压;
一全域负电压供应电路,用以接收一参考负电压,并提供一负电压给所述二延展型第一区域字符线驱动器;以及
一第一位线驱动电路,用以驱动与所述延展型第一区域字符线驱动器相邻的所述两个存储区块的位线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宜扬科技股份有限公司,未经宜扬科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210229773.8/1.html,转载请声明来源钻瓜专利网。