[发明专利]PIP、PPS电容器的制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种PIP、PPS电容器的制作方法。

背景技术

PIP(poly-insulator-poly，多晶硅-绝缘层-多晶硅)电容器是一种广泛用于防止模拟电路发射噪音和频率调制的器件。由于PIP电容器具有由多晶硅(与逻辑电路的栅极电极的材料相同)形成的下部电极和上部电极，因此PIP电容器的电极可以与栅电极一起形成，而无需单独的形成工艺。

PPS(Polypropylene film，聚丙烯薄膜)电容器也具有由多晶硅(与逻辑电路的栅极电极的材料相同)形成的下部电极和上部电极，PPS电容器的电极也可以与栅电极一起形成，而无需单独的形成工艺。

由于PIP电容器和PPS电容器的电极均可以与栅电极一起形成，而无需单独的形成工艺，在器件需要大电容的情况下，通常使用PIP电容器和PPS电容器。

在现有的电擦除可编辑的只读存储器(electrically erasable programmable ROM，EEPROM)中，PIP电容、PPS电容和晶体管电容都以广泛被作为电容器件使用，但是，一般情况下PIP电容会被单独形成在场区，PPS电容单独形成在有源区，而晶体管电容一般也单独形成，由于单位面积电容较小，增大电容的唯一方法是分别增加PIP电容面积或增加PPS电容面积或增加晶体管电容面积，因此而带来的是芯片面积随之增大。

现有技术的PIP电容器的制作方法，包括以下步骤：

如图1a所示，在衬底101中形成浅沟槽隔离结构102；

如图1b所示，在浅沟槽隔离结构102上沉积第一多晶硅103；

如图1c所示，刻蚀所述第一多晶硅103，以暴露出浅沟槽隔离结构102的边缘；

如图1d所示，在第一多晶硅103和浅沟槽隔离结构102上沉积第一介质层104；

如图1e所示，在第一介质层104上沉积第二多晶硅105；

如图1f所示，在第二多晶硅105上沉积第二介质层106，所述第二介质层106包括氮化硅层1061和氧化层1062，所述氮化硅层1061的厚度为100-700埃，所述氧化层1062的厚度为2500-3500埃；

如图1g所示，涂覆光刻胶107，如图1h所示，光刻形成第一窗口107a和第二窗口107b，如图1i所示，刻蚀去除第一窗口107a内的第二介质层106、第二多晶硅105和第一介质层04，暴露出第一多晶硅103的顶部，形成第一接触孔108，刻蚀去除第二窗口107b内的第二介质层106，暴露出第二多晶硅105的顶部，形成第二接触孔109，如图1j所示，用金属填充所述第一接触孔108和所述第二接触孔109。

现有技术的PPS电容器的制作方法，包括以下步骤：

如图2a所示，在衬底201中形成多个浅沟槽隔离结构202；

如图2b所示，在所述浅沟槽隔离结构202之间的衬底上沉积第一介质层203；

如图2c所示，在所述第一介质层203沉积第一多晶硅204；

如图2d所示，在所述第一多晶硅204和第一多晶硅两侧的浅沟槽隔离结构202上沉积第二介质层205；

如图2e所示，在所述第二介质层205上沉积第二多晶硅206；

如图2f所示，在所述第二多晶硅上206沉积第三介质层207，所述第三介质层207包括氮化硅层2071和氧化层2072，所述氮化硅层2071的厚度为100-700埃，所述氧化层2072的厚度为2500-3500埃；

如图2g所示，涂覆光刻胶208，如图2h所示，光刻形成第一窗口208a和第二窗口208b，如图2i所示，刻蚀第一窗口208a内的第三介质层207、第二多晶硅206和第二介质层205，暴露出第一多晶硅204的顶部，形成第一接触孔209，刻蚀第二窗口208b内的第三介质层，暴露出第二多晶硅206的顶部，形成第二接触孔210，去除光刻胶，如图2j所示，用金属填充所述第一接触孔209和第二接触孔210。

如何在不增加电容面积的情况下，提高PIP电容器和PPS电容器的单位面积电容是本领域技术人员急需解决的问题之一。

发明内容

本发明的目的是提供一种PIP、PPS电容器的制作方法，以提高PIP电容器和PPS电容器的单位面积电容。

本发明的技术解决方案是一种PIP电容器的制作方法，包括以下步骤：

在衬底中形成浅沟槽隔离结构；

在所述浅沟槽隔离结构上沉积第一多晶硅，刻蚀所述第一多晶硅以暴露出所述浅沟槽隔离结构的边缘；