[发明专利]基于MicroBlaze软核的多路SSI数据采集模块

权利要求书

1.一种基于MicroBlaze软核的多路SSI数据采集模块，其特征在于：包括设置在FPGA内的CPU和SSI多路采集单元，该SSI多路采集单元由一个寄存器阵列和一个数据采集子单元连接构成，该寄存器阵列一方面通过PLB总线与CPU相连接，另一方面与数据采集子单元相连接，该数据采集子单元通过信号线和编码器相连接用于采集编码器的数据并传输给寄存器阵列，该寄存器阵列将采集的数据通过PLB总线传送给CPU。

2.根据权利要求1所述的基于MicroBlaze软核的多路SSI数据采集模块，其特征在于：所述的寄存器阵列包括数据位寄存器SSI_BITS、控制寄存器SSI_CTL、状态寄存器SSI_STAT、分频系数寄存器SSI_CLKDIV和数据寄存器SSI_DATA，数据位寄存器SSI_BITS、控制寄存器SSI_CTL、状态寄存器SSI_STAT、分频系数寄存器SSI_CLKDIV作为控制信号与数据采集子单元相连接，数据寄存器SSI_DATA作为数据信号与数据采集子单元相连接。

3.根据权利要求1所述的基于MicroBlaze软核的多路SSI数据采集模块，其特征在于：所述的数据采集子单元包括分频单元、采样单元、格雷码转换单元，分频单元的输入端与输入控制信号相连接，分频单元的输出信号分别连接到采样单元和编码器，采用单元的采样输入端与编码器相连接进行数据采样，采样单元的输出端与格雷码转换单元相连接将采样数据传送给格雷码转换单元，格雷码转换单元进行数据转换后传送给寄存器阵列。

4.根据权利要求3所述的基于MicroBlaze软核的多路SSI数据采集模块，其特征在于：所述的输入控制信号包括CPU的时钟信号CLK、控制寄存器的启动信号START、分频系数寄存器的分频系数信号DIV。

5.根据权利要求1至4任一项所述的基于MicroBlaze软核的多路SSI数据采集模块，其特征在于：所述的CPU为一个MicroBlaze软核。