[发明专利]一种全数字可配置动态信道分路技术的设计方法

说明书

技术领域

本发明涉及通信领域中的一种全数字可配置动态信道分路技术的设计方法，具有资源消耗低、可扩展能力强、处理带宽可变、处理分路路数灵活可变等优点，适用于同时处理多路信号的场合，特别适合星状网通信系统中心站。

背景技术

目前对于数字分路技术国内外有一定经验，实现数字分路技术常用的有三种基本方法：带通滤波器组法、树形结构滤波器组法和多相阵列FFT法。带通滤波器组法虽然形式灵活多样，但其实现困难、计算复杂度高、计算量大；树形结构滤波器组法的实现比多相阵列FFT法要简单，但多相阵列FFT法的计算效率要优于树形，尤其是随着通道数目的增加计算效率越发显得突出。FFT变换实际上完成了载频搬移和卷积滤波两个过程，即将有载频的信号搬移到零频率后再用低通滤波器得到所需信号。对于多相阵列FFT的数字分路技术我们已经采用并行结构将其实现，但随着系统要求分路路数不断增加，甚至达到几百路，如果还采用并行结构实现，资源也将是成倍增加，最终无法实现。为此我们研究了多相阵列FFT的串行结构实现方法，最终研究出一种全数字可配置动态信道分路技术，可以实现对分路路数进行动态配置扩展。

发明内容

本发明所要解决的技术问题在于避免上述背景技术中提到的并行实现结构的数字分路技术的不足之处而提供一种全数字可配置动态信道分路技术设计方法。本发明具有资源消耗低、可扩展能力强、处理带宽可变、处理分路路数灵活可变等优点。

本发明的目的是这样实现的，它包括步骤：

①合路信号数据首先经过第1至第N存储器，第1至第N存储器是深度为R的双端口RAM，根据配置选择分路路数C，其中N为自然数，C≤R；每个数据时钟写入第1存储器一个合路信号数据，数据写入地址是接着上一状态的写入地址在0至C-1个地址中循环；当一个合路信号数据来时写入第1存储器的地址a中，同时第1存储器地址a中的原存储数据将移入到第2存储器中的对应地址中，第2存储器的写入地址变化与第1存储器相同，以此类推，第1至第N双端口RAM组成一个相互连接的串行存储结构；

②在连续Y个合路信号数据进入存储器存储后，在高倍工作时钟下，第1至第N存储器同时分别按照写入地址从旧到新的顺序依次循环读出C个合路信号数据，并分别与N组滤波器系数对应相乘相加，得到各路成型滤波后的串行数据，从而实现可配置的多相滤波器组模块；其中，Y为满足经过多相滤波器组计算后输出数据采样点数的输入抽样因子；

③多相滤波后的各路串行数据接着进行R点FFT计算；根据Good-Thomas FFT算法，信号第一级需要对输入数据进行重新排序并调整为K点的并行数据，然后经过K点FFT模块完成K点的FFT计算，之后第二级将第一级的数据调整为L点的并行数据，经过L点的FFT模块完成L点的FFT计算，以此类推在经过第X级的FFT计算并将输出结果重新排序输出后，最终完成R＝K*L*…*M点的FFT计算；其中所做FFT级数可以根据分路路数可配置动态增加或删减，每一级FFT都是通过RAM调整输出下级所需要的并行数据和M点FFT计算模块构成，最终实现可配置的FFT模块；其中，K、L、M分别表示所做FFT的点数。

完成全数字可配置动态信道分路技术的设计。

本发明相比背景技术具有如下优点：采用的可配置动态串行结构实现数字分路技术，可扩展能力强，处理分路路数灵活，能够按照分路路数灵活配置多相滤波器的双端口RAM块数和FFT级数，可支持甚至达到上百路的分路要求，同时相比并行结构资源消耗低，处理时钟也相对降低，便于工程实现。

附图说明

图1是本发明实施例的电原理方框图。图1中由可配置的多相滤波器组、可配置的X级FFT以及输出排序组成。

图2是本发明可配置的多相滤波器组的实现原理框图。

图3是本发明可配置的第X级和第X+1级FFT的实现原理框图。

具体实施方式

参照图1至图3，图1是本发明实施例的电原理方框图，它主要包括可配置的多相滤波器组、可配置的X级FFT模块以及输出排序模块组成。

本发明包括步骤：