[发明专利]模数转换器

说明书

技术领域

本文讨论的实施例涉及ADC及其校正电路。

背景技术

模数转换器(ADC)是将模拟输入信号转换成数字输出信号的电路。为了提高采样频率，已经提出了在其内设有多个ADC(ADC通道)的时间交织(time-interleaved)ADC，并且该多个ADC通过分时来依次将模拟输入信号转换成数字输出信号。时间交织ADC能够高速运行，但如果每个ADC的特性不同和/或在ADC运行的定时之间的关系中有偏差，则S/N比就可能下降。

前景校准(foreground calibration)和背景校准(background calibration)已被提议作为用于校正ADC通道之间的误差的方法。前者需要正常的ADC运行时间以外的时间用于校正。另一方面，后者在ADC的正常运行期间执行校正，因此还校正了由背景中的时间改变或温度变化等所造成的误差。

S.M.Jamal等人在JSSC 2002的“A 10b 120M sample/s Time-Interleaved Analog-to-Digital Converter With Digital Background Calibration”中描述了一种执行背景校准的ADC。

根据以上所述的背景校准电路，自适应滤波器被设置在通过时间交织(分时)来运行的多个ADC通道中的至少一个中，并且自适应滤波器的系数值是基于通过将多个ADC通道的输出求和而得到的总和输出来计算的。通过控制自适应滤波器的系数值从而抑制求和输出的杂散信号分量，设法抑制如下杂散信号分量(误差信号分量，图像信号分量)，该杂散信号分量是由时间交织法的采样定时中的偏差(偏斜)引起的误差。

然而，在S.M.Jamal等人在JSSC 2002的“A 10b 120M sample/s Time-Interleaved Analog-to-Digital Converter With Digital Background Calibration”中描述的方法中，当输入信号是特定频率时不能充分抑制杂散信号分量，该方法只能用于有限频率的模拟输入信号。

发明内容

因此，本发明的一个目的是提供一种ADC及其校正电路，其执行抑制对模拟输入信号频率的限制的背景校准。

实施例的第一方面是以采样频率(以下简称fs)采样模拟输入信号并将模拟输入信号转换成数字输出信号的ADC，包括：通过时间交织将模拟输入信号转换成数字输出信号的多个(N个)模数转换器(以下简称为ADC)通道；对分别由N个ADC通道输出的通道数字信号进行合成以生成数字输出信号的通道合成器；设置在N个ADC通道的至少一个的输出处的自适应滤波器；和根据数字输出信号生成自适应滤波器的系数的校正电路，其中，校正电路从均包括在数字输出信号中的模拟输入信号分量和与误差相对应的图像信号分量中计算图像信号分量中的直流分量，并基于直流分量计算系数以抑制直流分量。

根据上述的实施例的第一方面，由于系数被生成来抑制图像信号分量，因此能够独立于模拟输入信号的频率来抑制图像信号分量。

附图说明

图1是示出了时间交织型ADC的示图。

图2是示出了通过将采样时钟二等分而得到的采样时钟ΦA和ΦB的一个例子的示图。

图3是示出了偏斜(skew)误差的示图。

图4是描绘了时间交织型ADC的一个例子的示图。

图5(1)和图5(2)是示出了模拟输入信号分量和图像信号分量的示图。

图6是示出了当模拟输入信号的频率fin是fs/4时(当fin＝fs/4时)的数字输出信号D_OUT的频率特性的示图。

图7是根据第一实施例的ADC的示意图。

图8是示出了由图7中的校正电路20的相应电路元件进行的计算的流程图。

图9是根据第二实施例的ADC的电路图。

图10是根据第三实施例的ADC的电路图。

图11是根据第四实施例的ADC的电路图。

图12是根据第五实施例的ADC的电路图。

图13是根据第六实施例的ADC的电路图。

具体实施方式

图1是示出了时间交织型ADC的示图。时间交织ADC具有通过时间交织将模拟输入信号A_IN转换成数字输出信号的N个ADC通道100、200(其中在图1的例子中N是2)以及通过合成分别由N个ADC通道100、200输出的通道数字信号D1、D2来生成数字输出信号D_OUT的通道合成器1。例如，通道合成器1是加法器。