[发明专利]隔离型N型LDMOS器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种隔离型N型LDMOS器件，本发明还涉及一种隔离型N型LDMOS器件的制造方法。

背景技术

高压隔离型（Isolated）N型LDMOS器件由于具有设计灵活，比导通电阻（Rdson）低，响应速度快等优点，大量的应用在电源管理芯片设计中。Isolated N型LDMOS器件与普通N型LDMOS器件即现有非隔离型N型LDMOS器件相比，在Isolated N型LDMOS器件的p型阱即P型沟道区（P body）的区域下会进行深N型阱（Deep N well,DNW）注入，以作为隔离用途。如图1所示，是现有高压隔离型N型LDMOS器件的结构示意图；高压隔离型N型LDMOS器件形成于P型衬底1如硅衬底上，有源区通过浅沟槽场氧5隔离。一深N阱（DNW）2形成于P型衬底1上，用于实现高压隔离型N型LDMOS器件和P型衬底1之间的隔离。P型沟道区（N body）3形成于深N阱2中。漏区9形成于所述深N阱2中，在漏区9到所述P型沟道区3之间区域的深N阱2为N型漂移区即高压器件的漏端扩展区（drain drift），其中虚线框4所示的部分用于满足器件耐压需求。在N型漂移区中包括有浅沟槽场氧5。多晶硅栅7形成于P型沟道区3的上方并延伸N型漂移区的上方以及延伸到N型漂移区上的浅沟槽场氧5上方并部分覆盖该浅沟槽场氧5。多晶硅栅7和其底部的P型沟道区3以及N型漂移区之间通过栅介质层6如栅氧化层隔离。源区8由形成于沟道区3中的N+区组成，源区8和多晶硅栅7的边缘自对准；源区8上方形成有和其接触的源极。漏区9由形成于N型漂移区中的N+区组成，漏区9的边缘和N型漂移区中的浅沟槽场氧5的边缘对准；漏区9上方形成有和其接触的漏极。沟道电极引出区10由形成于P型沟道区3中的P+区组成，沟道电极引出区10上方形成有和其接触的沟道电极（Bulk），沟道电极引出区10用于将沟道区引出。在深N阱2中形成有保护环（Guard Ring）11，保护环11由形成于深N阱2中的N+区组成。在深N阱2的周侧的P型衬底1中形成有P型阱12，该P型阱12中形成由P+区，该P+区组成隔离环（Isolation Ring）13。

现有高压隔离型N型LDMOS器件的源极和p型阱引出端电极即沟道电极所允许连接的电位能在0电位（ground）和漏极所加载的电位（一般为Vdd，线路最高电位）之间浮动。而普通N型LDMOS器件的源极和沟道电极只能允许接0电位（与P型衬底电位相一致）。因此，Isolated N型LDMOS器件设计较为灵活，用途广泛。但是，现有这种深N型阱（Deep N well,DNW）隔离p型阱（P body）区域的结构给高压IsolatedN型LDMOS器件的研发带来很大的困难。在考虑高压器件漏端扩展区（drain drift）满足器件耐压需求的同时，还要保证垂直方向上的PNP(P body-DNW-P型衬底)的穿通问题。如虚线框14所示，在器件的垂直方向上，P型沟道区3、深N阱2以及P型衬底1之间会形成一PNP结构。在现有工艺中，基本上是采用深推阱（thermal drive-in）的工艺防范，使深N阱2在垂直方向上尽量深，来确保PNP结构不穿通，但是，由于深N型阱也涵盖高压器件漏端扩展区（drain drift），所以深N阱还要求能够满足器件耐压需求。

如图2A所示，是现有高压隔离型N型LDMOS器件的垂直方向的PNP结构穿通时的电势分布图；标记15所指实线为P型沟道区和深N阱的PN结边界、标记16所指实线为深N阱和P型衬底的PN结边界，两个PN结边界两侧的白色虚线为耗尽区边界。图2B是现有高压隔离型N型LDMOS器件的击穿时的电势分布图，两个PN结边界和图2A中的相同，两个PN结边界两侧的白色虚线为耗尽区边界。由图2A可以看出，在确保垂直方向上的PNP结构不穿通时，过深的N型阱会导致器件漏端扩展区无法全耗尽（fully deplete），器件的耐压只能依靠延长该区域的横向尺寸来满足。横向尺寸的增加直接会导致比导通电阻（Rdson）大幅增加，器件性能变差。器件的耐压要求越大，比导通电阻（Rdson）劣化越明显。这是现有高压Isolated N型LDMOS器件的设计难点所在。

针对上述情况，现有技术大多采用N型埋层+外延的工艺方法来满足器件在垂直方向上的PNP(P body-DNW-P型衬底)的穿通要求；对横向器件漏端扩展区（drain drift），采用降低表面电场（Resurf）的方法来进行设计，以期达到器件的耐压与比导通电阻（Rdson）的优化，从而提升器件性能。但是，成本问题又是一个劣式。

发明内容