[发明专利]一种基于页块面三维的闪存地址映射方法

说明书

技术领域

本发明涉及一种闪存地址映射方法，属于存储管理技术领域。

背景技术

闪存存储器主要分为NAND（与非）和XOR（或非）两种类型，其中NAND型是专为数据存储设计，其应用领域不断扩大，XOR型的市场份额则在逐渐缩小。本发明的闪存地址映射方法主要是针对NAND类型的闪存芯片。

通常一个NAND类型的闪存芯片的存储空间是由一定数量的块(Block)组成的，每个块又划分为固定大小的页(Page)。NAND闪存操作中，块是擦写操作的最小单元，页是读写操作的最小单元。由于闪存存储器的硬件特性，闪存的更新操作有自己的特点，在对数据进行更新前需要先进行擦写操作，然后才能将新数据写入，并且擦写操作是以块为单位，读写操作是以页为单位。由于擦写操作涉及的最小单元远大于读写操作的最小单元，需要对一个擦写块内不需要更新的数据提供有效的保护。

闪存芯片的存储空间和读写速度不断的提高，大部分采用多channel（通道）、多LUN（逻辑单元，表示物理管芯）、多plane（存储平面，有时也被称为存储层，也可以称作存储矩阵，即Memory Array）；这类存储管理方法使原有的地址映射方法不能很灵活的建立从逻辑块到物理块的映射关系；在数据的读出写入、减少数据复制次数、块擦写次数和对坏块的处理能力上有些欠缺。

闪存是基于存储块为单位进行擦除动作的，不过除了存储块这个单位外，闪存还有存储页这个单位，闪存的每次读写操作都是对整个存储页进行的。每枚闪存芯片中包含有两个物理管芯，也就是两个逻辑单元。每个物理管芯内有两个存储平面，可以实现Two-Plane操作，即同时对奇、偶存储平面的存储页（相当于两个）执行读操作、或者两个存储块执行擦除动作或者两个存储页执行写入动作。

在一种与非闪存中每个物理存储平面有 2048 个存储块。每个存储块内有 256 个存储页（page），每个存储页内有 4320 个字节（4KB+224bytes），这里额外的 224 字节被称作备用空间，用于执行 ECC（Error Correcting Code，错误检查和纠正）、系统指针等作用。

不同制造工艺、不同容量的 NAND 闪存芯片的存储页、存储块大小可能会有不同，通常更精密制程的存储页会更大，更高密度的芯片存储页会更大。例如同样是 IMFT 25nm 的闪存芯片，256Gb 或者更大容量的存储页就是 8KB 而非 128GB（以及 64Gb、32Gb）的 4KB。

为了使闪存让操作系统看起来是一个标准的存储设备，就需要配置闪存逻辑转换层以使得操作系统的逻辑地址重新映射成闪存的物理地址。经过逻辑转换后，闪存里各个前后物理页面对应的逻辑地址不一定是连续的，所以闪存需要地址映射。对闪存来说逻辑转换层的首要功能是把数据存放在闪存中空闲或者已被擦除的位置并标记出真实的数据位置，所以地址映射是所有闪存控制芯片中逻辑转换层必备的特性。

按照存储单元的组织方式，或者说映射粒度，目前地址映射方法主要有三种：页映射(Page Mapping)、块映射(Blocking Mapping)和混合映射(Hybrid Mapping)。

页映射是以页为单位进行地址映射的组织方法，在内存中保存基于页的映射表，每一逻辑页都有一项与之对应的物理页，页映射方法具有灵活性高的优点，但由于需要为每个逻辑页面建立地址映射表项，需要占用大量内存空间。

块映射是以块为单位进行地址映射的组织方法，逻辑块内地址偏移与物理块内偏移保持一致。该方法仅需要在内存中保留块映射表，建立从逻辑块到物理块的映射关系，块映射优点较之页映射显见的优点是内存占用量少，受闪存容量增大的影响非常小；缺点则也是相对的，在处理小数据更新上性能较差，一小块数据的更新会引起对整个块内容的复制。

混合映射方法结合了块映射和页映射的优点，首先以块映射方法建立逻辑块和物理块的映射关系，同时对块内数据采用页映射方法组织。混合映射算法较之页映象算法内存空间占用量少，同时较之块映射算法又对小数据更新更加灵活、代价少；但对闪存物理存储单元的多通道、多面的处理效率明显不高，也增加了内存空间占用量，同时对大数据更新会影响闪存的读写速度，并缺少写和读的过程遇见坏块的处理方法。

发明内容

因此，本发明在混合映射的基础上，进一步提出了基于页块面三维的闪存地址映射方法，降低地址映射表的内存占有率，并提高存取速度。

为了实现本发明的发明目的，所采用的技术方案为：