[发明专利]浮栅晶体管的制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种浮栅晶体管的制造方法。

背景技术

与传统的多晶硅浮栅结构相比，半导体硅量子点的浮栅结构及工作机理允许晶体管的等效氧化物厚度大幅减小，集成度提高，功耗降低。

现有技术制造浮栅晶体管的方法包括：

参考图1所示，提供衬底10，在衬底10上形成二氧化硅材质的栅氧化层20，在栅氧化层20上形成纳米硅量子点晶粒阵列30(即纳米晶)，且在栅氧化层20上形成覆盖纳米硅量子点晶粒阵列30的氮化硅材质的介质层40，并在介质层40上形成多晶硅材质的控制栅层50。所述栅氧化层20的厚度很薄，如：2nm。

结合参考图2所示，在控制栅层50上形成图形化的掩模层60，以所述掩模层60为掩模，依次刻蚀所述控制栅层50、介质层40和纳米硅量子点晶粒阵列30。

结合参考图3所示，继续以所述掩模层60为掩模，刻蚀栅氧化层20至露出衬底10，并去除所述硬掩模层60，从而形成由栅氧化层20、纳米硅量子点晶粒阵列30、介质层40和控制栅层50组成的栅极结构。其中，所述纳米硅量子点晶粒阵列30作为浮栅(Floating Gate)，所述控制栅层50作为控制栅(Control Gate)。

但是在上述工艺中，刻蚀所述介质层40和纳米硅量子点晶粒阵列30的过程面临巨大挑战。具体地，在刻蚀控制栅层50之后，再次参考图2所示，需要先去除部分介质层40并去除部分纳米硅量子点晶粒阵列30(即打开纳米硅量子点晶粒阵列30)，此时要求介质层40和纳米硅量子点晶粒阵列30的刻蚀选择比比较小；然后刻蚀去除剩余的所述纳米硅量子点晶粒阵列30，再刻蚀去除剩余的所述介质层40，此时要求介质层40和纳米硅量子点晶粒阵列30的刻蚀选择比比较大。由于介质层40和纳米硅量子点晶粒阵列30的材质不同，既要刻蚀纳米硅量子点晶粒阵列30又要刻蚀介质层40，且使刻蚀正好停止在厚度较薄的栅介质层20上非常困难，最终导致工艺比较难于控制，影响了器件的性能。

因此，如何采用简单工艺制造包括纳米硅量子点晶粒阵列的浮栅晶体管就成为本领域技术人员亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种浮栅晶体管的制造方法，工艺简单，易于控制。

为解决上述问题，本发明提供了一种浮栅晶体管的制造方法，包括：

提供衬底；

在所述衬底上依次形成栅氧化层和牺牲层；

对所述牺牲层进行图形化处理，去除与栅极区域对应的牺牲层；

在剩余的牺牲层和栅氧化层上形成纳米硅量子点晶粒阵列；

在所述纳米硅量子点晶粒阵列、牺牲层和栅氧化层上形成介质层；

去除所述牺牲层上的介质层，且去除栅氧化层上对应的部分介质层；

在所述纳米硅量子点晶粒阵列上、所述牺牲层上和所述介质层上形成控制栅层；

进行平坦化处理，去除牺牲层上的纳米硅量子点晶粒阵列，且使控制栅层的上表面和牺牲层的上表面齐平；

去除剩余的牺牲层。

与现有技术相比，本发明技术方案具有以下优点：

1)在栅氧化层上形成牺牲层，并在去除与栅极区域对应的牺牲层后，在剩余的牺牲层和栅氧化层上形成纳米硅量子点晶粒阵列，从而仅在栅极区域对应的栅氧化层上形成纳米硅量子点晶粒阵列，而牺牲层上的纳米硅量子点晶粒阵列在后续去除部分控制栅层的过程中被去除，最终可以省略需要停止在栅氧化层上的介质层和纳米硅量子点晶粒阵列的刻蚀步骤，工艺简单，易于控制。

2)可选方案中，所述牺牲层的材质为无定形碳，从而可以采用灰化方法去除所述牺牲层，操作简单，对其它结构的影响小。

附图说明

图1至图3是现有技术中制造浮栅晶体管的示意图；

图4是本发明实施方式中浮栅晶体管的制造方法的流程示意图；

图5至图12是本发明实施例中浮栅晶体管的制造方法的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术中在制造浮栅晶体管的过程中，以栅氧化层作为刻蚀停止层刻蚀介质层和纳米硅量子点晶粒阵列的工艺比较复杂，过程比较难控制，最终影响器件的性能。