[发明专利]浮栅晶体管的制作方法有效
申请号: | 201210238222.8 | 申请日: | 2012-07-10 |
公开(公告)号: | CN103545205A | 公开(公告)日: | 2014-01-29 |
发明(设计)人: | 何其旸 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶体管 制作方法 | ||
1.一种浮栅晶体管的制作方法,其特征在于,包括:
提供衬底;
在所述衬底上依次形成栅氧化层和牺牲层;
对所述牺牲层进行图形化处理,去除与栅极区域对应的牺牲层;
在剩余的牺牲层和栅氧化层上形成纳米硅量子点晶粒阵列;
去除剩余的牺牲层及其上面的纳米硅量子点晶粒阵列;
在所述栅氧化层和剩余的纳米硅量子点晶粒阵列上依次形成介质层和控制栅层;
依次对所述控制栅层、所述介质层和所述栅氧化层进行图形化处理,形成栅极结构。
2.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,所述牺牲层和所述栅氧化层的材质不同。
3.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,所述牺牲层的材质包括:氮化硅、二氧化硅和无定形碳中的一种或多种。
4.如权利要求1或3所述的浮栅晶体管的制作方法,其特征在于,所述牺牲层的厚度范围包括:
5.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,所述介质层的材质包括:氮化硅和二氧化硅中的一种或多种。
6.如权利要求1或5所述的浮栅晶体管的制作方法,其特征在于,所述介质层的厚度范围包括:
7.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,所述栅氧化层的材质包括二氧化硅。
8.如权利要求1或7所述的浮栅晶体管的制作方法,其特征在于,所述栅氧化层的厚度范围包括:
9.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,所述控制栅层的材质包括多晶硅或金属。
10.如权利要求1或9所述的浮栅晶体管的制作方法,其特征在于,所述控制栅层的厚度范围包括:
11.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,所述纳米硅量子点晶粒阵列采用低压化学气相沉积工艺或者炉管纳米晶生长方法形成。
12.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,所述纳米硅量子点晶粒阵列中纳米硅量子点晶粒的直径范围包括:5nm~20nm。
13.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,所述牺牲层采用干法刻蚀、湿法刻蚀或灰化方法去除。
14.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,所述图形化处理采用光刻、纳米-压印、直接自我组合、干法刻蚀、湿法刻蚀或灰化方法实现。
15.如权利要求1所述的浮栅晶体管的制作方法,其特征在于,在形成栅极结构之后,还包括:在所述栅极结构侧面的衬底上形成侧墙;以所述侧墙和栅极结构为掩模,进行离子注入,在衬底中形成源/漏区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210238222.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造