[发明专利]半导体装置、显示装置以及电子装置

说明书

本申请是申请号为200810090721.0、申请日为2008年3月31日、发明名称为“显示装置”的发明专利申请的分案申请。

技术领域

本发明涉及使用薄膜晶体管的半导体装置以及包括该半导体装置的显示装置和电子装置。

背景技术

使用廉价的玻璃衬底形成的显示装置呈现如下倾向：随着其分辨率升高，衬底中的用于安装的像素部周边的区域（边框区域）所占有的比例增大，从而对小型化形成妨碍。因此，普遍认为将使用单晶的半导体衬底所形成的驱动电路安装在玻璃衬底的方式具有限度，将驱动电路和像素部一体形成在相同的玻璃衬底上的技术即所谓系统型面板（system on panel）化正在受到重视。通过实现系统型面板来减少用来连接驱动电路和像素部的引脚数目，可以避免如下问题：当将半导体衬底的驱动电路安装在玻璃衬底之际发生的因驱动电路和像素部的连接缺陷而引起的成品率的降低；以及使用引脚的连接部分的机械强度的下降等。另外，通过实现系统型面板，不仅进一步使显示装置小型化，还可以因装配工序及检查工序的减少而实现降低成本。

作为上述显示装置所具有的驱动电路的典型例子，有扫描线驱动电路和信号线驱动电路。通过使用扫描线驱动电路，针对每一行、根据情况针对多个行选择多个像素。而且通过信号线驱动电路控制对该被选择的行所具有的像素的视频信号的输入。

在信号线驱动电路和扫描线驱动电路之中，与信号线驱动电路相比，扫描线驱动电路可以将驱动频率抑制为低，所以比较容易在玻璃衬底上形成。在下述非专利文献1（YongSoon Lee以及其他七名，SID06DIGEST，16.2（p.1083-p.1086）（2006））中记载有如下技术：利用使用了非晶半导体的晶体管将扫描线驱动电路和像素部形成在玻璃衬底上。

另一方面，使用了非晶半导体或多晶半导体的薄膜晶体管（TFT）其电流供应能力低于单晶的晶体管。因此，有时采用介电常数高于氧化硅高的氮化硅膜、氮氧化硅膜等的绝缘膜作为该TFT的栅极绝缘膜，以提高用于驱动电路的TFT的导通电流。

然而，在使用含氮的栅极绝缘膜的薄膜晶体管中，施加到栅极的电压的绝对值越大,或处于导通状态的时间（驱动时间）越长，其阈值电压越容易移动得大。这是因为当对栅极施加电压时，电荷被栅极绝缘膜捕捉的缘故。尤其是，当采用使用非晶半导体的薄膜晶体管时，由于将含氮的绝缘膜用作栅极绝缘膜的情况多，所以电荷的捕捉所引起的阈值电压的移动成为很大的问题。

图18A示出用于扫描线驱动电路的输出电路的一般结构，该输出电路用来控制向扫描线的电压输入。图18A所示的输出电路包括串联连接的n型晶体管3001及n型晶体管3002。并且，对晶体管3001的源极及漏极的任何一方供应时钟信号GCLK的电压，而对晶体管3002的源极供应电源电压VSS。对晶体管3001的栅极供应电压Vin1，而对晶体管3002的栅极供应电压Vin2。此外，晶体管3001的源极及漏极的另一方和晶体管3002的漏极连接的节点的电压Vout被供应到扫描线。

图18B示出在图18A所示的输出电路中输入电压和输出电压的时序图。如图18B所示，仅在时钟信号GCLK所具有的高电平脉冲之一个出现的期间以及其前后，电压Vin1处于高电平。当Vin1处于高电平时，晶体管3001导通，且另外当Vin1处于低电平时，晶体管3001截止。

另一方面，仅在时钟信号GCLK所具有的高电平脉冲之一出现的期间以及其前后，电压Vin2处于低电平。当Vin2处于低电平时，晶体管3002截止，且另外当Vin2处于高电平时，晶体管3002导通。在晶体管3001导通，而晶体管3002截止的期间中，对时钟信号GCLK所具有的高电平的脉冲进行取样，然后将它输出为电压Vout。然后，使用被取样的脉冲选择扫描线。

在具有上述结构的输出电路中，在扫描线没有被选择的期间中晶体管3002维持导通状态。然而，扫描线没有被选择的期间比扫描线被选择的期间长得多。由此，晶体管3002的驱动时间比晶体管3001长，并且其阈值电压因栅极绝缘膜的电荷捕捉而容易移动。而且，由于当阈值电压大幅度地移动时，晶体管3002不正常地工作，所以栅极绝缘膜的电荷捕捉成为缩短扫描线驱动电路的寿命的一个原因。

发明内容

鉴于上述问题，本发明的目的是提供一种显示装置，其中即使TFT的阈值电压移动也可以确保驱动电路的高可靠性。