[发明专利]基于CORDIC算法的DDS信号杂散抑制方法及系统

说明书

技术领域

本发明涉及一种基于CORDIC算法的DDS信号杂散抑制方法及系统，是一种电信号的产生及处理方法，属于电子信息学科中的电路与信息处理技术领域。

背景技术

在数字信号处理领域，经常会碰到矢量旋转、三角函数、指数函数等基本函数的运算问题。

相位/幅度转换模块是DDS系统的核心模块之一，通常采用ROM查表法和计算法两种实现方式。ROM查表法是指在ROM表中预先存储完整的或者部分的信号值，把相位累加器输出的相位序列作为获取ROM查找表中信号值的地址，从而完成相位到幅度的转换。计算法是指对相位累加器输出的相位序列，直接进行数学计算得到对应的信号值，从而实现相位/幅度转换。计算法有Taylor级数近似算法和CORDIC算法。Taylor级数近似算法是对信号函数在某一处进行Taylor级数展开，取其前三项分别赋予不同的权值，然后将它们存入三个不同的ROM中，最后由运算电路进行合成。Taylor级数近似算法可以得到64:1的压缩比，Taylor级数近似算法已应用于QUALCOMM公司的Q2334芯片中。Taylor级数近似算法需要用到乘法器，因此，在硬件的复杂度和速度上受到一定的限制。

发明内容

发明目的：针对现有技术中存在的问题与不足，本发明提供一种基于CORDIC算法的DDS信号杂散抑制方法及系统。CORDIC算法是一种位递归算法，这使得它在速度上得到了很大的提高。CORDIC算法只要通过简单的移位和加减法等迭代操作就可以完成以上运算，并且只要迭代的次数足够大，得到结果的精度就可以足够高。用CORDIC算法直接计算出信号的正、余弦信号来完成相位/幅度转换，不需要对相位累加器输出的相位序列进行截断，改善了DDS系统由相位截断和幅度量化带来的杂散，也不需要耗费太多的ROM资源，只需要进行简单的移位和加减法等迭代操作，因而在VLSI芯片上容易的实现。

技术方案：一种基于CORDIC算法的DDS信号杂散抑制方法，包括如下步骤：

步骤1，通过CORDIC算法计算出信号的正、余弦信号来完成DDS系统中相位/幅度转换；不需要对相位累加器输出的相位序列进行截断。

步骤2，首先通过CORDIC变换把所有角度都变换到第一象限，然后根据输出数据符号，判断信号所在象限，再进行变换，从而达到覆盖(-π，π)完整周期，并提高了CORDIC算法运算速度，降低逻辑单元的占有量。

一种基于CORDIC算法的DDS信号杂散抑制系统，包括控制电路、前处理单元、CORDIC运算器和后处理单元；对于16位的相位序列b₁₅b₁₄b₁₃…b₀，将相位序列b₁₅b₁₄b₁₃…b₀的两个高位b₁₅b₁₄输入到控制电路；所述控制电路分别输出控制信号Inv1、控制信号Inv2和控制信号Inv3，控制电路将控制信号Inv3发送给前处理单元，前处理单元根据接收到的控制信号Inv3对相位序列b₁₅b₁₄b₁₃…b₀的低14位进行处理，并处理后的相位角输入到CORDIC运算器中；所述控制电路输出的控制信号Inv1和控制信号Inv2经延时后与CORDIC运算器计算后输出的信号，在后处理单元中处理后输出。

所述控制电路包括一个异或门，相位序列b₁₅b₁₄b₁₃…b₀的两个高位b₁₅b₁₄经异或门处理后输出控制信号Inv3，相位序列b₁₅b₁₄b₁₃…b₀的两个高位b₁₅b₁₄经控制电路直接输出控制信号Inv1和控制信号Inv2。