[发明专利]基于HOTLINK的混合型高速数据传输数字式声纳

说明书

本发明的基于HOTLINK的混合型高速数据传输数字式声纳包括多条声阵段和一条数字段，所述多条声阵段并联后与所述数字段连接，形成星型拓扑结构。本发明的基于HOTLINK的混合型高速数据传输数字式声纳采用模块化设计，混合型拓扑结构，提高了声纳的灵活性、可扩展性和通用性。

技术领域

本发明涉及数字式声纳，具体涉及一种基于HOTLINK的混合型高速数据传输数字式声纳。

背景技术

随着数字式声纳系统的发展，新产品研制周期的缩短，其硬件的灵活性、可扩展性、通用性以及大数据量的传输成为声纳设计的重要课题。另外，声纳基阵的体积和重量要求越来越小。因此，硬件部分的小型化、模块化设计是非常有必要的。

串行数据传输可以实现长距离高速通信，且电缆线少、成本低。HOTLINK技术是CYPRESS 公司提供的一种高速背板串行数据传输技术，最高传输率可以达到200Mbps，支持多种传输接口，如双绞线、同轴、光纤，且硬件结构简单，适合作为声纳湿端数据的编码电路。

发明内容

本发明的目的在于提供一种基于HOTLINK的混合型高速数据传输数字式声纳，采用模块化设计，混合型拓扑结构，提高了声纳的灵活性、可扩展性和通用性。

为了达到上述的目的，本发明提供一种基于HOTLINK的混合型高速数据传输数字式声纳，包括多条声阵段和一条数字段，所述多条声阵段并联后与所述数字段连接，形成星型拓扑结构。

上述基于HOTLINK的混合型高速数据传输数字式声纳，其中，所述声阵段包括多个采集传输模块，所述多个采集传输模块级联后与所述数字段连接。

上述基于HOTLINK的混合型高速数据传输数字式声纳，其中，所述采集传输模块包括数字信号处理器、第一复杂可编程逻辑器件、第一输入解码芯片、第一输出解码芯片、第一均衡器、模数采集芯片和第一耦合器；所述数字信号处理器的数据线与所述模数采集芯片的数据线连接；所述数字信号处理器的地址线与所述第一复杂可编程逻辑器件的连接；所述第一均衡器的输入端通过数据输入输出插座与输入电缆连接，所述第一均衡器的输出端与所述第一输入解码芯片连接；所述第一输入解码芯片与所述第一输出解码芯片连接；所述第一输出解码芯片经所述第一耦合器与输出电缆连接；所述第一输入解码芯片和所述第一输出解码芯片均与所述数字信号处理器连接。

上述基于HOTLINK的混合型高速数据传输数字式声纳，其中，所述第一输入解码芯片和第一输出解码芯片均采用CY7C924解码芯片，所述第一均衡器采用CLC014均衡器。

上述基于HOTLINK的混合型高速数据传输数字式声纳，其中，所述数字段包括同步控制模块，所述同步控制模块与所述采集传输模块连接。

上述基于HOTLINK的混合型高速数据传输数字式声纳，其中，所述同步控制模块包括第二复杂可编程逻辑器件、存储芯片、多片第二输入解码芯片、第二输出解码芯片、第二耦合器和第二均衡器；所述第二复杂可编程逻辑器件通过I/O引脚与所述多片第二输入解码芯片及第二输出解码芯片的控制线连接；所述存储芯片的输入端通过数据线分别与多片所述第二输入解码芯片连接，所述存储芯片的输出端与所述第二输出解码芯片连接；所述多片第二输入解码芯片分别与所述第二输出解码芯片连接；所述第二均衡器分别与多片所述第二输入解码芯片连接；所述第二输出解码芯片经所述第二耦合器与输出电缆连接。

上述基于HOTLINK的混合型高速数据传输数字式声纳，其中，所述存储芯片为FIFO存储芯片，所述第二均衡器采用CLC014均衡器，所述第二输入解码芯片和第二输出解码芯片均采用CY7C924解码芯片。

本发明的的优点在于：

1、小型化：采用模块化设计，单个24路采集传输模块尺寸为88*45mm；