[发明专利]形成集成电路的方法

权利要求书

1.形成集成电路的方法，所述方法包括：

提供第一材料层；

在所述第一材料层上形成第二材料层；

在所述第二材料层上形成具有多个第一部件的经图案化的掩模层，所述多个第一部件具有第一间距P₁；

将所述经图案化的掩模层用作掩模来图案化所述第二材料层，从而在所述第二材料层中形成所述第一部件，并暴露出所述第一材料层的一部分顶面；

在图案化所述第二材料层之后，修整所述经图案化的掩模层，以形成经修整的图案化掩模层；

将多种掺杂剂引入未被所述经修整的图案化掩模层覆盖的所述第二材料层内，从而形成具有第二间距P₂的掺杂区，其中，所述第二间距P₂小于所述第一间距P₁；

去除经修整的图案化掩模层，以暴露出所述第二材料层中的未掺杂区；

选择性地去除所述未掺杂区，以形成多个第二部件，所述多个第二部件对应于所述第二材料层中的相应掺杂区。

2.根据权利要求1所述的方法，其中，所述第二间距P₂基本上是所述第一间距P₁的一半。

3.根据权利要求1所述的方法，其中，选择性去除步骤包括用蚀刻剂去除所述未掺杂区，其中所述蚀刻剂对所述未掺杂区的蚀刻去除速率高于对所述掺杂区的蚀刻去除速率。

4.根据权利要求1所述的方法，其中，引入所述多种掺杂剂的步骤包括将所述多种掺杂剂基本上垂直地注入到所述第二材料层内。

5.一种形成集成电路的方法，所述方法包括：

提供第一材料层；

在所述第一材料层上形成第二材料层；

在所述第二材料层上形成具有多个第一部件的经图案化的掩模层，所述多个第一部件具有第一间距P₁，其中，每个第一部件与相邻的第一部件具有第一间隔S₁；

将所述经图案化的掩模层用作掩模来蚀刻所述第二材料层，以在所述第二材料层中形成所述第一部件，并暴露出所述第一材料层的一部分顶面；

将所述经图案化的掩模层中的所述第一间隔S₁加宽至间隔S_T；

在加宽所述第一间隔S₁之后，将多种掺杂剂注入到未被所述经图案化的掩模层覆盖的所述第二材料层内；

去除所述经图案化的掩模层以暴露出未掺杂的第二材料层；

选择性地去除所述未掺杂的第二材料层，以在所述第二材料层中形成具有第二间距P₂的多个第二部件，其中，所述第二间距P₂基本上是所述第一间距P₁的一半。

6.根据权利要求5所述的方法，其中，所述第二材料层包括多晶硅层、单晶硅层或非晶硅层。

7.根据权利要求5所述的方法，其中，选择性去除步骤包括用蚀刻剂去除所述未掺杂的第二材料层，其中所述蚀刻剂对所述未掺杂的第二材料层的蚀刻去除速率高于对所述掺杂的第二材料层的蚀刻去除速率。

8.根据权利要求5所述的方法，其中，引入所述多种掺杂剂的步骤包括将所述多种掺杂剂基本上垂直地注入到所述第二材料层内。

9.一种形成集成电路的方法，所述方法包括：

提供第一材料层；

在所述第一材料层上形成硅层；

在所述硅层上形成具有多个第一部件的经图案化的掩模层，所述多个第一部件具有第一间距P₁；

将所述经图案化的掩模层用作掩模来图案化所述硅层，从而在所述硅层中形成所述第一部件，并暴露出所述第一材料层的一部分顶面；

在图案化所述硅层之后，修整所述经图案化的掩模层，以形成经修整的图案化掩模层；

将多种掺杂剂基本上垂直地注入到未被所述经修整的图案化掩模层覆盖的所述硅层内；

去除所述经修整的图案化掩模层，以暴露出未掺杂的硅层；

用蚀刻剂选择性地去除所述未掺杂的硅层，以在所述硅层中形成多个具有第二间距P₂的第二部件，其中，所述第二间距P₂小于所述第一间距P₁。

10.根据权利要求9所述的方法，其中，选择性去除步骤包括用蚀刻剂去除所述未掺杂的硅层，其中，所述蚀刻剂对所述未掺杂的硅层的蚀刻去除速率高于对作为掩模的所述掺杂的硅层的蚀刻去除速率。