[发明专利]基于Nand Flash多版本程序的FPGA加载技术

说明书

一 技术领域

本发明涉及一种Nand Flash多版本程序的FPGA加载技术。其采用了基于大容量Nand Flash与TCP/IP网络的技术，实现了FPGA线卡根据槽位号自动选择实现特定功能。这样FPGA线卡更具由通用性、灵活性，可维护性。

二 背景技术

随着集成电路、计算机技术和软件技术的飞速发展，雷达信号处理发展趋于数字化、软件化、智能化。雷达信号数据处理系统平台呈现出双重发展趋势：(1)以天线系统为主的室外单元，其中信号数据处理功能为信号预处理，趋于分布式；(2)以综合信号数据处理为主的室内单元，通常称之为信号主处理，趋于综合集成化。而随着数字相控阵雷达的发展，这两种趋势日益明显。并且加速了雷达信号处理卡的高集成性、通用性、可维护性发展。

目前，基于VPX架构的通用FPGA线卡组成通用信号处理机广泛应用于雷达信号处理。

以往FPGA程序的调试及加载，均采用各FPGA厂商推出的专用下载器或者小容量的PROM，采用下载器不但价格昂贵，而且对使用环境要求高，在带电在线调试过程中极易损坏。载程序时需要在本地将下载电缆的一端直接与FPGA相连接，另一端通过USB接口与PC连接，一旦产品包装好后，再修改或升级FPGA程序，其加载过程变得极为麻烦，需要拆卸包装外壳后连接下载器，才能实现程序的更新。此过程极其耗时且效率低下，尤其是在新体制相控阵雷达的研制调试阶段。

采用PROM加载FPGA线卡方式，由于只存在单一程序，一旦加载后，只能实现一个特定功能，这样只能插入VPX通用信号处理机的特定槽位。由此可见，这种线卡组成的处理机不符合雷达通用性发展趋势。

本发明的特点在于利用大容量Nand Flash与TCP/IP技术实现了FPGA线卡自动根据槽位实现特定功能，实现了FPGA线卡的灵活性、通用性、可维护性。

三 发明内容

本发明的目的在于采用大容量Nand Flash与TCP/IP技术实现了FPGA线卡能根据槽位实现期望实现的功能。这样FPGA线卡具有很好的灵活性，通用性，可维护性。

本发明是以日益发展大容量Nand Flash和TCP/IP网络技术为基础。计算机通过网线，以TCP/IP协议，将FPGA的多版本程序发送给FPGA线卡的微处理器ARM，ARM根据数据包中的IP地址来判断是否为送给本机的数据，如果IP地址符合，则接收数据包，然后ARM将这些多个版本程序写入到大容量的Nand Flash中，当多个版本程序发送完成后，ARM芯片开始根据FPGA线卡所在的槽位号选择相应版本的程序主动加载FPGA。每次加电后，线卡的微处理器ARM根据槽位号选择相应的程序加载FPGA，以此来实现FPGA线卡的通用性。

本发明的特征在于，使用了大容量Nand Flash与成熟的TCP/IP网络协议，保证了多个版本程序储存与数据可靠地传输；以大容量Nand Flash为基础储存个版本程序，微处理器根据槽位号选择程序加载，实现了线卡的通用性；以服务器的方式工作，实现了通过交换机可完成同时对多个FPGA线卡的程序更新，；使用了被动加载方式，确保了不会因为程序数据错误造成的FPGA无法从ROM中读取数据，提高了实际工作的可靠性。本发明有效解决了FPGA线卡的灵活性，通用性、可维护性的问题。实现了雷达信号处理卡通用性，推动了基于VPX架构的信号处理机在雷达领域的广泛使用。

本发明与现有技术相比，其显著优点为：(1)无需使用FPGA专用下载电缆，节约硬件研发成本；(2)采用优化的加载算法，实现数据的高效、快速、正确加载；(3)使用成熟的TCP/IP网络协议，保证了数据传输的可靠性；(4)可以实现任何时间、任何地点，对信号处理卡的FPGA程序的更新；(5)存储多个版本程序，根据槽位实现特定功能，实现了信号处理卡的通用性。

下面结合附图对本发明作进一步详细描述。

四 附图说明

图1是本技术发明的硬件实现框图；

图2是本技术发明的多版本程序写入Flash流程图；

图3是本技术发明的微处理器加载FPGA流程图。

五 具体实施方式

本发明具体从以下几个方面进行实施：

1)FPGA线卡上的微处理器ARM运行在μCOS-II实施操作系统，将ARM的网络端设置为服务器端，这样，能有效避免网络通信中的无响应情况，降低计算机的连接要求，简化计算机程序的设计。