[发明专利]存储装置、纠错方法及存储系统

说明书

相关申请的交叉引用

本申请基于2011年11月21日提交的日本专利申请No.2011-253807并要求其优先权，其全部内容通过引用结合于此。

技术领域

这里描述的实施方式一般涉及存储装置、纠错方法及存储系统。

背景技术

例如NAND型闪速存储器等的半导体非易失性存储介质，随着微细化的进展，难以保持低的单元错误率。采用NAND型闪速存储器的存储装置中，使用纠错码，作成针对来自主机的写入数据的冗余数据，向NAND型闪速存储器写入数据和冗余数据。

一般地说，纠错码中，相对于信息部，冗余部越大(编码率越小)，纠正能力越高。但是，冗余写入量若大，则相对于存储介质的物理容量，主机可存储数据的逻辑容量变小。另外，由于信息部和冗余部配置在介质上无法同时存取的区域的场合，写入或读出的性能降低，通过在可同时存取的区域配置信息部和冗余部，可以提高写入及读出的性能。

作为纠错的技术，提出了提高根据纠错码的层次化或长码化、概率信息而确定的纠正能力的编码和解码器的组合等。

编码的层次化是指，对一个信息部生成多个码字，使各个码字持不同的纠错能力，从可高速解码的码字顺序地尝试解码的方法。该编码的层次化中，在保持平均的读出性能的同时，获得包含到最后的层次的码字的解码为止的高纠错能力。但是，全层次的冗余部大，将这些冗余部全部存储在存储介质后，存储介质的逻辑容量减少。

编码的长码化中，一般地说，在相同编码率的场合，由短码字构成的帧和由长码字构成的帧中，利用由长码字构成的帧可降低帧的错误率的性质。这是因为，在帧内的一个码字集中了该码字不能纠正完的数量的错误的概率，在短码字和长码字中，长码字的一方低。但是，即使使码字变长，由编码率决定的纠错能力也有限界，另外，随着码字变长，解码时间变长，因此读出性能降低。

也有在码字的各比特采用概率信息，提高码字本身具有的纠正能力的方法。但是，概率信息的读出与通常的比特读出比，较花时间，而且解码器的电路规模及消耗功率变大。

发明内容

本发明的实施方式的目的是提供可抑制存储介质的存储容量的降低的同时提高纠错能力的存储装置、纠错方法及存储系统。

总之，根据一个实施方式，存储装置包含第1编码器、存储介质、第2编码器、无线通信部。第1编码器生成第1码字，第1码字包含与写入数据的至少一部分对应的第1信息部和用于纠正第1信息部的第1冗余部。存储介质存储第1码字。第2编码器生成用于纠正与第1码字或第1信息部对应的第2信息部的第2冗余部。无线通信部将第2冗余部无线通信到外部的存储装置。

根据本发明的实施方式，可提供可抑制存储介质的存储容量的降低的同时提高纠错能力的存储装置、纠错方法及存储系统。

附图说明

图1是第1实施方式的存储装置的构成的一例方框图。

图2是对第1实施方式的存储装置的写入处理的一例流程图。

图3是对第1实施方式的存储装置的读出处理的一例流程图。

图4是写入处理中的第1码字及第2码字的构成的一例方框图。

图5是表示从存储介质到主机装置的可纠正的第1码字的流向的一例的方框图。

图6是表示读出处理中的第1码字及第2码字的构成的一例方框图。

图7是表示第1实施方式的实施方式的服务器的存储格式的一例方框图。

图8是表示第2码字的变形例的方框图。

图9是表示第2实施方式的存储装置的第2编解码器部的工作的一例方框图。

具体实施方式

以下，参照附图说明各实施方式。另外，以下的说明中，近似或实质地同一功能及构成要素附上同一符号，根据需要进行说明。

(第1实施方式)

本实施方式中，说明具备无线通信装置，进行数据纠错的存储装置。

例如无线LAN内置SD卡等的具备无线通信装置的存储装置，可以将写入存储介质的数据发送到网络上的服务器。该情况相当于在网络上的服务器作成数据的备份。即使SD卡的读出时发生错误，由于数据保存在网络上的服务器，因此，可以通过包含SD卡和服务器的系统全体降低数据的故障概率。但是，流过无线通信路径的数据及向网络上的服务器上传的数据可能通过窃听及非法访问被第三者窃取。另外，通过无线通信装置在服务器备份全部数据的场合，写入花费时间，消耗功率增大。在存储介质产生读出错误时，数据从服务器向SD卡下载。服务器需要与用户的存储装置相同的容量。

因而，本实施方式中，实现具有以下的构成的存储装置。