[发明专利]一种基于应变Si回型沟道工艺的应变BiCMOS集成器件及制备方法

说明书

技术领域

本发明属于半导体集成电路技术领域，尤其涉及一种基于应变Si回型沟道工艺的应变BiCMOS集成器件及制备方法。

背景技术

1958年出现的集成电路是20世纪最具影响的发明之一。基于这项发明而诞生的微电子学已成为现有现代技术的基础，加速改变着人类社会的知识化、信息化进程，同时也改变了人类的思维方式。它不仅为人类提供了强有力的改造自然的工具，而且还开拓了一个广阔的发展空间。

在信息技术高度发展的当代，以集成电路为代表的微电子技术是信息技术的关键。集成电路作为人类历史上发展最快、影响最大、应用最广泛的技术，其已成为衡量一个国家科学技术水平、综合国力和国防力量的重要标志。对于整机系统中集成电路的数量更是其系统先进性的直接表征。而现在，电路规模已由最初的小规模发展到现在的甚大规模。由于对集成度，功耗，面积，速度等各因素的综合考虑，CMOS得到了广泛的应用。

CMOS电路的总体性能取决于NMOS器件和PMOS器件的性能，要提高PMOS器件和NMOS器件两者的性能，空穴和电子的迁移率都应当尽可能地高。

发明内容

本发明的目的在于利用在一个衬底片上制备应变Si垂直沟道PMOS器件、应变Si平面沟道NMOS器件和SiGe HBT器件，构成基于应变Si回型沟道工艺的应变BiCMOS集成器件及电路，以实现器件与集成电路性能的最优化。

本发明的目的在于提供一种基于应变Si回型沟道工艺的应变BiCMOS集成器件，所述双应变平面BiCMOS集成器件采用SiGe HBT器件，应变Si平面沟道NMOS器件和应变Si垂直沟道PMOS器件。

进一步、NMOS器件导电沟道为应变Si材料，沿沟道方向为张应变。

进一步、PMOS器件应变Si沟道为垂直沟道，沿沟道方向为压应变，并且为回型结构。

本发明的另一目的在于提供一种基于应变Si回型沟道工艺的应变BiCMOS集成器件的制备方法，包括如下步骤：

第一步、选取掺杂浓度为5×10¹⁴～5×10¹⁵cm^-3的P型Si片作为衬底；

第二步、利用化学汽相淀积（CVD）的方法，在600～800℃，在外延Si层表面淀积一厚度为300～500nm的SiO₂层，光刻埋层区域，对埋层区域进行N型杂质的注入，形成N型重掺杂埋层区域；

第三步、利用化学汽相淀积（CVD）的方法，在600～750℃，在衬底上生长一层厚度为1.5～2μm的N型Si外延层，作为集电区，该层掺杂浓度为1×10¹⁶～1×10¹⁷cm^-3；

第四步、利用化学汽相淀积（CVD）的方法，在600～750℃，在衬底上生长一层厚度为20~60nm的SiGe层，作为基区，该层Ge组分为15~25%，掺杂浓度为5×10¹⁸~5×10¹⁹cm^-3；

第五步、利用化学汽相淀积（CVD）的方法，在600～750℃，在衬底上生长一层厚度为100～200nm的N型Si层，作为发射区，该层掺杂浓度为1×10¹⁷～5×10¹⁷cm^-3；

第六步、利用化学汽相淀积（CVD）的方法，在600～800℃，在衬底表面淀积一层厚度为200~300nm的SiO₂层和一层厚度为100~200nm的SiN层；光刻器件间深槽隔离区域，在深槽隔离区域干法刻蚀出深度为5μm的深槽，利用化学汽相淀积（CVD）方法，在600～800℃，在深槽内填充SiO₂；

第七步、用湿法刻蚀掉表面的SiO₂和SiN层，利用化学汽相淀积（CVD）的方法，在600～800℃，在衬底表面淀积一层厚度为200~300nm的SiO₂层和一层厚度为100~200nm的SiN层；光刻集电区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为180~300nm的浅槽，利用化学汽相淀积（CVD）方法，在600～800℃，在浅槽内填充SiO₂；