[发明专利]用于闪存器件的闪存控制器硬件架构

说明书

本申请要求于2011年7月14日提交的美国临时申请第61/507,646号和2012年3月28日提交的美国申请第13/432,394号的优先权，其全部内容结合于此作为参考。

技术领域

本发明总体涉及闪存介质，特别地，涉及用于实现闪存器件的闪存控制器硬件架构的方法和/或装置。

背景技术

闪存介质控制器经由诸如ONFI 2.X的闪存接口与闪存器件通信。在单个闪存接口上，可以连接固定数量的闪存目标（target）。在单个闪存接口上连接多个闪存目标使得多个闪存目标之间共享闪存接口。在多个闪存目标之间共享接口会产生对闪存器件的瓶颈。

期望实现一种用于闪存器件的闪存控制器硬件架构，其解决与闪存介质存储相关的挑战。

发明内容

本发明涉及闪存介质控制器，其包括一个或多个专用数据传输路径、一个或多个闪存通道控制器和一个或多个闪存总线控制器。一个或多个闪存通道控制器通常耦接至一个或多个专用数据传输路径。一个或多个闪存总线控制器通常耦接至一个或多个闪存通道控制器。

本发明的目标、特征和优点包括提供用于实现闪存器件的闪存控制器硬件架构的方法和/或装置，该闪存控制器硬件架构可以（i）为各个闪存交易提供上下文（context），（ii）提供上下文处理，（iii）通过消耗（consumed）上下文管理器（CCM）提供状态报告，（iv）在闪存通道控制器中提供裸片（die）管理表和上下文管理器块，（v）提供独立闪存通道结构，包括专用数据传输路径，（vi）在闪存通道控制器和缓冲控制器接口中提供全双工操作支持，和/或（vii）提供处理器控制模式。

附图说明

从下面的详细说明书和所附权利要求书及附图中，上述和其他目的、特征和优点将变得显而易见，其中：

图1是示出了在单芯片系统（SOC）环境（context）下实现的闪存介质控制器的框图；

图2是示出了根据本发明实施方式的示例闪存介质控制器（FMC）结构的框图；

图3是示出了根据本发明实施方式的示例闪存通道控制器结构的框图；

图4是示出了图3的上下文管理器模块的示例子模块的示图；

图5是示出了图3的裸片管理模块的示例子模块的示图；

图6是示出了图3的闪存操作管理器模块的示例子模块的示图；

图7是示出了图3的数据流管理器模块的示例子模块的示图；

图8是示出了实现了图3的上下文管理器模块的示例子模块的示图；以及

图9是示出了根据本发明实施方式的示例闪存介质上下文布局的示图。

具体实施方式

在一个实施方式中，根据本发明的系统可以被设计为通过各种大容量存储协议进行操作，包括SAS（“串行连接SCSI”）、FC（“光纤通道”）和FC-AL（“光纤通道仲裁环路”），所有这些都是基于小型计算机系统接口（“SCSI”）协议和串行ATA（“SATA”）协议的。本领域普通技术人员应当熟悉这些大容量存储协议，因此，这样的协议不会在本文中进一步讨论。除非在调用特定协议的情况下，本文所公开的系统和方法不依赖于正在使用的特定协议，并被设计为通过所有协议进行正确操作。此外，根据本发明实施方式的系统和方法可以适用于与目前在使用或将来开发的其他类似协议一起使用，这些协议包括用于企业级应用的协议以及用于诸如最终用户的其他应用协议。本文所述的系统包括用于实现闪存器件的闪存控制器硬件架构的新方法和/或装置。

参照图1，其示出了通过根据本发明实施方式的闪存介质控制器所实现的系统100的框图。在一个示例中，系统（或结构）100可包括块（或电路）102、多个块（或电路）104a至104n、多个块（或电路）106a至106n、块（或电路）18、块（或电路）110、块（或电路）112、块（或电路）114、和块（或电路）116。电路102至116可以表示被实现为硬件、固件、软件、硬件、固件和/或软件的组合或者其他的模块和/或块。