[发明专利]高性能全加器运算单元电路

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种高性能全加器运算单元电路。

背景技术

在逻辑控制、数值运算等领域，需要进行大量的加法、乘法运算，全加器就是实现这些运算的基本单元电路，且广泛存在于众多集成电路芯片中。

随着信息技术的快速发展，对各种控制部件、运算器件的工作速度和电路成本要求不断提高，各种改进电路不断出现。

但是，许多改进电路都没有有效地从门级改进全加器内部电路结构，提高其工作速度、减小其电路实现成本。

本发明由国家自然基金项目“基于m序列的非线性m子序列研究”(61071001)资助。

发明内容

本发明的目的是提供一种高性能全加器运算单元电路，提高全加器运算单元工作速度，减小其电路实现成本。

为了实现本发明的目的，本发明提供一组对偶式高性能全加器运算单元，包括由或非门组成的高性能全加器运算单元和由与非门组成的高性能全加器运算单元。

全加器运算单元的功能是完成两个一位二进制数A、B及进位输入C_in的加法运算，得到本位和输出S及进位输出C_out，其逻辑函数如下：

对(1)式进行逻辑代数处理，得到(2)式：

(2)式是全加器输出或非表达式。对(1)式还可以进行如下处理，得到

(3)式：

(3)式是全加器输出与非表达式。

根据上述全加器输出或非表达式和与非表达式，本发明一个方面提供一种或非门全加器运算单元电路，包括：

第一级门电路，包括或非门1、或非门2、或非门3和或非门4；四个或非门的输入分别为(A、B)、(B、C_in)、(A、C_in)、(A、B、C_in)，其中，A、B为两个一位二进制输入信号，C_in为低位进位输入信号，四个或非门的输出分别为Y₁₁、Y₁₂、Y₁₃、Y₁₄；

第二级门电路，包括或非门5、或非门6、或非门7和或非门8；四个或非门的输入分别为(A、Y₁₁、Y₁₃)、(B、Y₁₁、Y₁₂)、(C_in、Y₁₂、Y₁₃)、(Y₁₁、Y₁₂、Y₁₃)；四个或非门的输出分别为Y₂₁、Y₂₂、Y₂₃、C_out，C_out为全加器进位输出信号；

第三级门电路，包括或非门9；或非门9的输入为(Y₂₁、Y₂₂、Y₂₃、Y₁₄)，输出为S，S为全加器和输出信号。

根据本发明另一个方面，提供一种与非门全加器运算单元电路，包括：

第一级门电路，包括与非门1、与非门2、与非门3和与非门4；四个与非门的输入分别为(A、B)、(B、C_in)、(A、C_in)、(A、B、C_in)，其中，A、B两个一位二进制输入信号，C_in为低位进位输入信号，四个与非门的输出分别为Y₁₁、Y₁₂、Y₁₃、Y₁₄；

第二级门电路，包括与非门5、与非门6、与非门7和与非门8；四个与非门的输入分别为(A、Y₁₁、Y₁₃)、(B、Y₁₁、Y₁₂)、(C_in、Y₁₂、Y₁₃)、(Y₁₁、Y₁₂、Y₁₃)；四个与非门的输出分别为Y₂₁、Y₂₂、Y₂₃、C_out，C_out为全加器进位输出信号；