[发明专利]固态图像拾取设备

说明书

相关申请的交叉引用

于2011年7月15日提交的第2011-156837号日本专利申请的公开内容(包括说明书、附图和说明书摘要)通过整体引用而结合于此。

技术领域

本发明涉及一种固态图像拾取设备，并且更具体地涉及一种其中并入有模拟/数字转换器(下文称为“ADC”)的固态图像拾取设备。

背景技术

在近来的相机中，已经对其中均装配有CMOS器件的CMOS图像传感器投以关注。将CMOS图像传感器进一步分类为模拟图像传感器和数字图像传感器。虽然这些图像传感器都具有缺点和优点，但是从处理数据速率的观点来看已经越来越期待数字图像传感器。

在相机的近来应用中，不仅可以拍摄移动画面而且已经提出与下游图像处理组合的各种应用。例如有打算拍摄当球撞在网球拍上时的瞬间或者在校园运动节上在操场中绕圈跑动之时穿过终点线的儿童的脸部的特写照片这样的情况。在这一情况下，有可能仅将相机指向该方向以使相机能够自动确定照片时机并且自动按动快门。在这一应用中，需要向图像处理模块立即传送拍摄图像并且将照片信息(模拟)转换成图像处理信息(数字)。

根据上述背景，已经积极研究和开发用于相机的模拟/数字转换器(ADC)。CMOS图像传感器的最严峻问题在于数据吞吐量很大，因为将关于像素的信息全部转换成数字信息。

例如假设一个ADC执行千万像素的一般移动图像处理速率(30fps)。在这一情况下，关于一个像素的信息(例如4096个灰度等级)经受A/D转换持续3ns。向输出缓冲器传送转换的信息。然而实际上难以在3ns的传送时间内传送信息。

附带提一点，在公开号为2008-283457的日本待审专利申请中公开的发明的目标在于实现减少在通向数据输出单元的传送线上的布线延迟所引起的影响，由此以高精确度取入数据输出单元上的数据。列扫描电路具有与供应的驱动时钟同步地向对应保持电路输出选择信号的多个选择信号生成器以及传播主时钟并且向选择信号生成器供应主时钟作为驱动时钟的时钟供应线。数据输出电路具有与第一取入时钟同步地取入和输出检测数据的第一数据同步电路以及与第二取入时钟同步地取入第一数据同步电路的输出数据的第二数据同步电路。

在公开号为2009-130827的日本待审专利申请中公开的发明的目标也在于抑制由于在相应列上的斜坡信号之间的延迟量差异而在输出图像中出现的阴影。像素单元包括多个像素并且向与相应列对应的列信号线输出像素信号。锁存器电路锁存计数器的计数值直至每个斜坡信号的电压电平达到作为具有给定位的数字像素信号的像素信号的电压电平。控制器接收具有给定位的像素信号并且基于由斜坡信号线的布线长度引起的在向相应比较器输入的斜坡信号之间的延迟量差异来进行用于相应列上的在A/D转换之后的像素信号变化的校正。

在公开号为2010-166449的日本待审专利申请中公开的发明目标也在于在列并行AD系统的CMOS图像传感器中减少在通向数据输出单元的传送线上的布线延迟所引起的影响。数据传送电路具有检测并且以与控制信号对应的驱动能力输出通过相应传送线传送的数据的多个数据输出单元，以及响应于选择信号向对应传送线传送数据的数据发送器。另外，数据传送电路包括向对应发送器输出选择信号的选择器以及控制数据输出单元的驱动能力、生成用于调整数据传送延迟的控制信号并且向数据输出单元输出控制信号的控制器。控制器基于数据输出单元根据传送线中的数据传送距离来生成用于调整驱动能力的控制信号。

发明内容

在ADC通过竖直读取线取入所选行上的像素的信号并且使信号依次经受A/D转换这样的配置中，需要在像素阵列之上和之下布置各自包括ADC的列电路。

例如由于列电路布置于像素阵列之上和之下，所以可以使列电路的水平宽度为像素间距两倍一样长。在这一情况下，例如如果像素尺寸为5μm，则需要使电路(比如ADC)限于10μm(像素尺寸的两倍)。

出于该原因，在高速图像传感器中，产生各种灵活性(比如布局灵活性)，从而多个ADC如图2中所示对准成列。

在这一例子中，在12位的ADC中，用4096次(2的12次幂次)的处理完成AD转换。这一转换的一个步进(下文称为“1个LSB(最低有效位)”)具有250μV的略微幅度电压，实现可归结于布局形状或者数千列的个别变化的误差(像素间精确度误差)。

例如，如果在具体列上的ADC的偏移出现5mV的变化，则在图像信息中出现25个LSB的误差。由于这一误差而仅在具体列上生成从原有亮度大量移位的图像输出。