[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，更具体地，涉及一种具有∑型源漏的半导体器件方法。

背景技术

进入90nm节点后，应变硅技术成为一种通过抑制短沟道效应、提升载流子迁移率来提高MOSFET器件性能的基本技术。在应变硅技术中，诸如STI、SPT、源漏硅锗嵌入、金属栅应力、刻蚀停止层(CESL)等应力技术被相继提出，通过各种方案向沟道区施加应力从而增大载流子迁移率以提高驱动能力。

在这些技术之中，源漏硅锗嵌入技术在进入90nm节点后逐渐被主流的CMOS工艺厂商采用，使用在源漏干法刻蚀后外延生长硅锗的方法提供压应力挤压沟道从而提高MOSFET的性能。在进入60nm技术节点后，某些公司在源漏刻槽方面做出了进一步改变。

如图1所示，在含有浅沟槽隔离(STI)1A的衬底1上形成由栅绝缘层2A和栅导电层2B构成的栅极堆叠结构2，在栅极堆叠结构2周围形成栅极侧墙3，以栅极侧墙3为掩模，对由STI1A包围的有源区进行干法刻蚀，通过等离子刻蚀、反应离子刻蚀等各向异性的干法刻蚀了栅极侧墙3周围的衬底1形成了第一源漏凹槽1B。其中，两条交叉虚线显示了两个(111)晶面交叉在A1点，在稍后的湿法腐蚀过程中，湿法腐蚀液对于(110)或者(100)晶面的腐蚀速率大于(111)晶面，因此腐蚀会最终停止在(111)晶面及其交点A1上，并且第一凹槽1B的侧壁(平行于栅极侧墙3的侧壁并优选与之重合)距离该交点A1的距离为a1。

随后如图2所示，采用对衬底晶向的各向异性的湿法刻蚀(例如TMAH腐蚀)，对第一源漏凹槽1B进行进一步腐蚀，最终得到了剖面为Sigma(∑)型的第二源漏凹槽1C。其中，腐蚀液在侧向刻蚀第一凹槽1B侧壁直至A1点的同时，还向下刻蚀第一凹槽1B的底部，使得第二凹槽1C的底部比第一凹槽1B的底部低距离b1。如图1和图2所示，上述距离a1决定了∑型源漏凹槽1C向沟道区凹进的深度并且进而决定了稍后外延生长的SiGe和/或SiC向沟道区施加应力的大小，而上述距离b1决定了凹槽深度并且进一步决定了稍后外延生长SiGe和/或SiC源漏应力区的质量。

之后，再在sigma槽1C中外延SiGe和/或SiC。Sigma槽相对于普通的槽可以更加接近沟道，同时也会在后续的外延过程中产生较少的缺陷，最终这两点使MOSFET器件性能提升。

然而，在上述现有工艺中，由于距离a1较大，SiGe和/或SiC的应力源漏区向沟道区施加应力要经历较长距离，沟道区实际获得的应力提升有限。此外，如果单方面增长a1，则意味着在湿法腐蚀凹槽1B形成凹槽1C过程中要么增大腐蚀速率要么延长腐蚀时间，这均会使得距离b1不必要地增大，并且增大了凹槽1C底部的缺陷，降低了外延SiGe和/或SiC的质量。

发明内容

有鉴于此，本发明的目的在于提供一种创新性的半导体器件方法，通过干法刻蚀C型源漏凹槽并且进一步湿法腐蚀而形成∑型源漏凹槽，有效增大了沟道区应力并且精确控制了源漏凹槽深度、减小了缺陷，提高了器件性能。

实现本发明的上述目的，是通过提供一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；刻蚀栅极堆叠结构两侧的衬底，形成C型源漏凹槽；湿法腐蚀C型源漏凹槽，形成∑型源漏凹槽。

其中，栅极堆叠结构包括栅极绝缘层和栅极导电层。

其中，栅极绝缘层是氧化硅、氮氧化硅、氮化硅、高k材料及其组合，其中高k材料可以选自以下材料之一或其组合构成的复合一层或多层：Al₂O₃，HfO₂，包括HfSiO_x、HfSiON、HfAlO_x、HfTaO_x、HfLaO_x、HfAlSiO_x、或HfLaSiO_x至少之一在内的铪基高K介质材料，包括ZrO₂、La₂O₃、LaAlO₃、TiO₂、或Y₂O₃至少之一在内的稀土基高K介质材料；栅极导电层是多晶硅、非晶硅、金属、金属氮化物及其组合，金属是Al、Cu、Ti、Ta、Mo、W，金属氮化物是TiN、TaN。

其中，形成C型源漏凹槽的刻蚀方法是各向同性刻蚀。

其中，形成C型源漏凹槽的刻蚀方法是先各向异性干法刻蚀后各向同性干法刻蚀。