[发明专利]多通道并行输入输出数字平滑滤波器及其实现方法

说明书

技术领域

本发明涉及光通信系统中高速并行数字信号处理领域，特别是涉及一种多通道并行输入输出数字平滑滤波器及其实现方法。

背景技术

在现代高速光通信系统中，平滑滤波器是电数字信号处理部分极其重要的组成部分，在帧同步，频率偏移估计以及光相位噪声估计中均需计算特定窗口长度的移动平均值。由于当前技术限制，数字信号处理的速度只能达到几百MHz，相对于光传输上GHz的传输速度，在数字信号处理部分必须对信号进行并行处理，而传统的平滑滤波器均在单通道上实现，若直接移植到并行系统中需要消耗大量的硬件资源。

发明内容

本发明的目的是为了克服上述背景技术的不足，提供一种多通道并行输入输出数字平滑滤波器及其实现方法，通过特殊设计的递归算法减少了并行通道之间的计算量，能够减少硬件资源消耗和提高运行速度。

本发明提供的多通道并行输入输出数字平滑滤波器，它包括通道间累加器、N个并行通道和一个延时为1的移位寄存器Z^-1，N为2的正整数次幂，通道间累加器包括N个并行输入端口和N个并行输出端口，通道间累加器的N个并行输出端口分别与N个并行通道相连。

在上述技术方案中，所述N个并行通道的内部结构相同，每个并行通道包括一个延时为m的移位寄存器Z^-m、一个减法器和一个加法器，每个减法器包括一个被减数输入端口、一个减数输入端口和一个输出端口，每个加法器包括两个输入端口和一个输出端口，同一个通道中的移位寄存器Z^-m的输入端口和减法器的被减数输入端口均与通道间累加器的对应输出端口相连，移位寄存器Z^-m的输出端口与同一个通道中的减法器的减数输入端口相连，减法器的输出端口与同一个通道中的加法器的一个输入端口相连，所有通道中的加法器的另一个输入端口均与延时为1的移位寄存器Z^-1相连，通道N内加法器的输出端口与移位寄存器Z^-1相连，通道N内加法器的输出端口为多通道并行输入输出数字平滑滤波器的输出端口。

在上述多通道并行输入输出数字平滑滤波器的基础上，本发明还提供一种多通道并行输入输出数字平滑滤波器的实现方法，包括以下步骤：N路输入信号Input1～InputN同时进入通道间累加器，计算所有通道对应的通道间累加和，通道间累加器的每一路输出信号与其经过延时为m的移位寄存器Z^-m的输出信号进行减法运算，并将该减法运算的结果输入下一个相连的加法器，第1至第N-1路信号使用其前一个周期所对应第N路信号的滤波器输出值，计算本信号通道所对应的滤波器输出值。

在上述技术方案中，对于一组串行输入信号IN(n)，其所对的长度为L的单通道串行输入平滑滤波器输出值为：

OUT(n)=1LΣt=nn+L-1IN(t);]]>

其中：L为窗口长度，n为输入时刻，L、n均为正整数，OUT(n)为在n时刻输入的信号IN(n)对应的平滑滤波器输出值，其为在L个时钟内输入信号的平均值。

在上述技术方案中，所述单通道串行输入平滑滤波器输出值经过1：N串并转换器降低速率之后的信号为：

INp(t_i，c_i)＝IN((t_i-1)·N+c_i)，

其中：t_i为表示信号INp输出时刻的正整数，c_i为表示信号INp输出通道序号的正整数，c_i取值范围是1到N。

在上述技术方案中，所述窗口长度为并行信号路数的整数倍。